基于FPGA视频和图像处理系统的FIFO缓存技术

通过研究视频图像处理和视频图像帧格式以及FIFO缓存技术,提出了基于FPGA的视频图像处理系统设计。该设计运用帧间差分法、同步FIFO缓存设计,有效避免了图像处理系统设计中亚稳态和异步信号处理等时序性难题,实现了视频图像序列的动态目标检测系统设计。ChipScope在线逻辑分析结果表明,所设计的系统具有实时的视频图像处理性能,与基于外接存储器缓存的系统设计相比较,稳定性更高,实时性更好,功耗更低。

LabVIEW和MATLAB的动态存储测试系统设计

针对低成本和远程控制的数据采集的需求,以FPGA为核心控制、以LabVIEW为软件平台开发了一套动态存储测试系统,通过USB和WiFi两种方式实现了PC机与数据采集设备的通信,具有参数设置、数据采集和存储等功能,并利用结合了FLANN的PSO算法设计的动态补偿滤波器,通过LabVIEW调用COM组件的方式,在LabVIEW中实现了由传感器系统特性引起的动态误差的修正。实验结果表明,系统具有良好的可靠性和稳定性,是进行数据采集和分析的有力工具。

基于FPGA的动态可重构边缘检测系统设计

根据当前硬件实时图像边缘检测易受噪声影响的特点,采用了对图像进行高通滤波预处理,提取边缘特征之后再使用Sobel算子进行边缘检测的方法,并且为了提高芯片资源利用率,利用Xilinx公司FPGA的动态可重构特性,对高通滤波和So-bel算法进行分时复用,通过比较,证明取得了理想的效果。

基于计数器的数字电子钟的设计

本设计是一个基于计数器的数字电子钟装置。该装置电路的主要组成部分是555定时器、分频器、计数器、译码器、显示器、校时电路。译码代替机械式传动,用LED显示器代替指针显示进而显示时间,减小了计时误差。这种表具有时、分、秒显示时间的功能,还可以进行时和分的校准,片选的灵活性好。这种用数字电路实现的电子钟与机械式时钟相比具有更高的准确性和直观性。

Implementation of motion estimator algorithm with 1/4 pixel accuracy based on FPGA

After research on the motion estimation algorithm in video coding,a motion estimator algorithm with 1/4 pixel accuracy is implemented based on field-programmable gate array(FPGA).The motion estimation algorithm module is made up of the 1/4 pixel interpolation module with serial input and parallel output,the three step search module and the block matching module,which can use relatively less Wiener filters for interpolation operation.Experiment results show that the hardware design has less consumption of the logical resource,higher stability and lower power consumption.