基于近似Booth4编码的新型低功耗乘法器

随着物联网应用的不断智能化和高集成化,对新型高速及低功耗运算单元的需求日益迫切,因此终端设备需要不断降低功耗和提升运算速率。针对运算单元功耗高的问题,在保证精准度的前提下,对Booth4编码进行近似优化处理,并结合符号补偿技术和乘法系数优化的方法,提升传统Booth4乘法器的运算速率,降低乘法器的功耗。与传统Booth4乘法器相比,该新型Booth4乘法器的功耗和延时分别降低了16.9%和22.9%。为了验证新型Booth4乘法器的实用性,利用其对图像Lena和Gameraman进行图像滤波处理,结果显示图像质量参数为优。

Upgrade to the front-end electronics of the BESⅢ muon identification system

Resistive Plate Chambers(RPCs) built from a new type of Bakelite developed at Institute of High Energy Physics(IHEP),Chinese Academy of Sciences have been used in the BESⅢ Muon identification system for several years without linseed oil coating,but characteristic aging performances were observed.To adapt to the RPCs in the aging state,the front-end electronics have been upgraded by enhancing the front-end protection,improving the threshold setting circuit,and separating power supplies of the comparator and the field programmable gate array(FPGA).Improvements in system stability,front-end protection and threshold consistency have been achieved.In this paper,the system upgrade and the test results are described in detail.

基于JESD204B模数数模转换器的雷达数字收发板设计

模数转换器(ADC)和数模转换器(DAC)是雷达收发系统中的关键器件。相比于传统的低电压差分信号(LVDS),基于JESD204B协议的ADC/DAC具有传输速率高、管脚少、布线简单等优势。本文介绍了基于JESD204B协议ADC和DAC的数字收发子板的设计,包括硬件设计和FPGA固件设计,测试了数字收发子板的指标。测试结果表明,该数字收发板通用性好,使用灵活,子板和母板之间串行速率5Gbps下无误码,接收瞬时动态>50d B,发射脉内信噪比>50d B,指标满足系统要求。

基于国产接收机芯片的32通道数字接收板设计

为实现一个32通道S波段收发DAM,设计了32通道数字接收板。该数字接收板作为DAM的关键部分,采用了国产的双通道S波段接收机芯片SOC1307,在一块210mm×255mm PCB上实现32通道射频放大和数字接收。测试结果表明,在整个工作带宽范围内,接收瞬时动态>40dB,接收通道噪声系数<1dB,满足系统使用要求。