基于FPGA的二维双向CFAR处理器的设计与实现

在雷达自适应检测中,一维恒虚警率(CFAR)处理器只能在单一维度进行目标检测.因此基于一维CFAR算法提出一种在现场可编程门阵列(FPGA)上实现的二维双向CFAR处理器结构.该结构同时考虑了距离维和多普勒维的检测信息,提高了检测精确度.该处理器支持CA、GO、SO、OSCA、OSGO、OSSO等6种CFAR检测算法可选,支持参考单元数量、保护单元数量、排序值、门限因子可配置,可在多种杂波环境下应用.实验结果表明,当信噪比为12 dB时,6种检测算法检测概率均在80%以上;该处理器的最大综合时钟频率为137 MHz,使用的逻辑单元远小于FPGA资源,可以满足工程实际应用要求.