同步时序电路测试生成研究

本文分析了固定故障所反映出的状态变换特征，提出状态变换故障模型。基于无复位时序电路，详细研究了有复位状态的同步电路测试生成问题及在无复位电路中的应用。

时序电路的状态验证研究与设计

采用二元判定图(BDD)作为工具来描述时序电路是非常有意义和有效的.本文通过对BDD的简化达到对状态变换图(STG)输入、路径和状态的压缩,从而提高状态遍历的效率,另外根据电路的特点,提出状态冲突和不相交分解的启发技术以有效地完成验证.

基于功能块的分离测试生成

通过扩展电路分离描述模型,提出了一种含三态门结构和时钟线故障的层次测试生成策略,试图探求一种有效的、实用的时序电路测试生成方法。

基于全局时态逻辑(GTL)的验证和测试生成研究

基于时态逻辑,定义了标准的逻辑操作公式、公理和扩展定理。根据测试生成和验证所要求的初始特性,提出了全局时态逻辑（Global Temporal Logic）GTL,避免了验证和测试中的回溯问题,从而提高验证和测试的效率。另外根据电路节点的扇入和扇出特性,介绍了利用时序线等启发知识来提高搜索策略的方法。

ADTA——数据流覆盖测试工具

介绍了基于汇编语言的数据流自动测试工具ADTA(Automatic Data flow Test For Assembly Program),给出了数据流测试的探针结构,提出了通过求解数据流方程来进行数据流分析.