基于ARM+FPGA的数字交流伺服驱动器设计

为缓解模拟伺服驱动器分散性大、零漂高、可靠性低等问题,提出了一种高性能数字交流伺服驱动器的设计方案。在传统的模拟式伺服驱动器基础上,方案采用了ARM+FPGA的硬件架构,并结合集中控制模块化的思想对新型驱动器的功能、控制算法进行设计。该方案不仅能够充分发挥数字控制在控制精度和控制方法上的优势,还能够保证伺服驱动器的稳定性。测试结果表明,基于ARM+FPGA的交流伺服驱动器具有动态响应快、可靠性高、实时性好、抗干扰能力强等特点。