700V VDMOS终端结构优化设计

基于垂直双扩散金属氧化物(VDMOS)场效应晶体管终端场限环(FLR)与场板(FP)理论,在场限环上依次添加金属场板与多晶硅场板,并通过软件仿真对其进行参数优化,最终实现了一款700 V VDMOS终端结构的优化设计。对比场限环终端结构,金属场板与多晶硅复合场板的终端结构,能够更加有效地降低表面电场峰值,增强环间耐压能力,从而减少场限环个数并增大终端击穿电压。终端有效长度仅为145μm,击穿电压能够达到855.0 V,表面电场最大值为2.0×105V/cm,且分布比较均匀,终端稳定性和可靠性高。此外,没有增加额外掩膜和其他工艺步骤,工艺兼容性好,易于实现。

一款900V VDMOS的VLD终端结构设计

采用横向变掺杂(Varied Lateral Doping,VLD)终端设计,通过推导菲克第二定律得到了线性变化的P阱掺杂曲线边端,并讨论了线性掺杂曲线与终端耐压之间的关系,最终在此基础上设计了一款900 V VDMOS功率器件。在140μm终端长度上仿真实现了947 V的耐压,且最大表面电场强度为1.65×105 V/cm,有效提高了终端的可靠性;与传统功率器件的制造工艺兼容,同时没有增加额外的掩膜与工艺步骤。