含主动耳蜗的人耳传声有限元模拟

采用外耳道、中耳、简化耳蜗耦合的有限元模型,模拟声压从外耳道传入耳蜗和耳蜗液体驱动基底膜振动的过程。耳蜗模型包含正交各向异性材料基底膜并考虑尺寸和材料性质沿长度的变化,在对柯蒂氏器进行微观力学分析的基础上,运用前馈模型实现耳蜗的主动机制。提出外耳道声音激励与耳蜗主动机制联合作用下中耳和耳蜗响应计算方法,结果表明:该模型实现了外耳道激励下基底膜位移与激励水平的非线性、基底膜频率选择等特性的模拟。

增益精确的可变增益放大器

可变增益放大器是GPS接收机中的一个关键模块，它与反馈环路组成的自动增益控制电路为模／数转换器（ADC）提供恒定的信号功率。模拟信号控制增益的VGA增益连续变化，但是线性度较差。这里采用电阻形式的负反馈的放大器来设计一个0～30dB增益变化的中频可变增益放大器，VGA的增益精度并不取决于工艺、电压和温度等因素对电阻、MOS管开关的影响，增益误差在各个工艺角下都小于5％。基于0．18μm CMOS工艺的测试结果表明，带内纹波小于0．1dB，IIP3达到31dBm@0dB，功耗为3mA，其中包括直流偏移消除模块和CMOS源极跟随缓冲电路。因此，该放大器适合在接收机模拟前端使用。

一种GPS/Galileo双模双频接收机射频前端芯片设计

提出了一种双频带混合GPS/Galileo接收系统,GPS与Galileo共同运作,规避了单一模式的安全漏洞,使卫星定位提供更稳定、更可靠、更安全的导航服务成为可能.接收系统同时接收GPSL1/L2和Galileo E1/E5a信号,提高了系统灵敏度,可以实现高精度定位和实时导航定位,同时能够最大限度地复用射频硬件资源,大大减少了芯片面积的消耗和系统功耗.通过系统参数仿真,各系统性能指标均满足设计要求.

低功耗可编程吞脉冲计数器设计

介绍了一种基于0.18μm CMOS工艺的频率合成器子电路吞脉冲计数器的设计方法,并对电路功耗进行了优化。仿真结果表明,该计数器可与双模预分频器构成分频比连续变化的可变分频器,系统最高工作频率为7.5GHz,双模预分频器为采用相位切换结构的16/17预分频器,吞脉冲计数器部分最高工作频率为700MHz,电源电压2V,消耗电流小于0.4mA。

一种完全消除阈值电压损失的低纹波高效电荷泵

提出了一种新型全PMOS四相时钟电荷泵结构.双支路交叉型的输出级消除了阈值电压的损失,降低了输出电压纹波,同时辅助晶体管的栅极采用互补支路的节点动态偏置,采用新的时钟驱动策略,消除了栅极连接的辅助电容反复充放电的影响,进而提升了电荷泵输出效率.最后在TSMC 0.18μm工艺下,对电路进行了仿真验证.

低中频GPS接收机中低通滤波器的设计与实现

采用SMIC0.18μm工艺,实现了一个截止频率可调谐,带品质因数(Q值)补偿的五阶巴特沃兹低通滤波器,截止频率在9 MHz,50 MHz处抑制在70dB以上,,通带增益变化在0.3 dB以内,面积0.4 mm2,功耗12 mW。此低通滤波器已经成功地应用在GPS低中频接收机中。

一种新型7.5GHz 3.4mA相位切换三模预分频器

提出了一种新型基于相位选择结构的三模预分频器,与传统结构相比,提供了更多可选的分频比和更宽的输出频率覆盖范围,同时不增加电路复杂度与功耗,可以应用于支持多种无线标准的超高频频率合成器。设计采用了TSMC 0.18μm Analog/RF CMOS工艺,电源电压2.0V。仿真结果表明,电路最高工作频率为7.5GHz,最大电流消耗小于3.4mA。

1.6GHz高线性度低功耗CMOS驱动放大器

提出了一种高线性度低功耗驱动放大器的设计方法,这种设计方法采用最佳偏置(Optimum Biasing)的线性化技术提高线性度。利用这种方法设计了一个工作在1.6GHz的两级驱动放大器,第一级预放大器采用1.8V电源电压,第二级输出放大器采用3.3V电源电压。放大器在TSMC0.18μMCMOS工艺下仿真,仿真结果显示放大器的电压增益为31.8dB,三阶交调截取点(OIP3)为20.0dBm,输出1dB压缩点为17.7dBm,输出饱和功率为19.3dBm,静态功耗小于40mW。

GPS接收机中的下变频混频器的设计与实现

本文设计了一个应用于GPS接收机的下变频混频器。该混频器的RF,LO,IF信号的频率分别是1.576GHz,1.572GHz和4MHz。混频器的供电电压为3V。基于SMIC 0.18μm CMOS RF工艺模型,采用Cadence SpectreRF仿真器进行仿真,取得的转换增益(conversion gain)为15.19dB,噪声系数(NF)为16.5dB,三阶输入交调点(ⅡP3)为-0.535dBm,消耗的DC电流为5.4mA。混频器的版图总面积为420μm×220μm。提取寄生参数,后仿真的结果为:转换增益为15.66dB,NF为17.53dB,ⅡP3为-3.2dBm,消耗的DC电流为5.3mA。

CMOS带隙基准电压源的设计

许多模拟电路需要性能较好的带隙基准电压源,如ADC,DAC等。对工艺、电源电压、负载变化不敏感的带隙基准电压源在模拟电路中得到了广泛的应用。现详细分析并说明了设计这样的带隙基准电压源电路需要考虑的问题。

一种超宽带伪差分跨导放大器

提出了一种超宽带伪差分运算跨导放大器。该放大器通过共模前馈和共模反馈方法使得运算跨导放大器单元具有更为简单的电路结构,易于设计验证并能够稳定工作在较高频率。以该放大器作为单元电路,可以实现截止频率到达百兆赫兹的高频连续时间滤波器,并作为中频滤波器用于射频接收机中。

射频芯片内DCXO的晶体振荡主电路设计

描述了一种射频芯片内数控晶体振荡器(DCXO)的振荡主电路设计,以Deep-N-WellCMOS工艺的PMOS为主工作管,采用Santos(改进Colpitts)结构、非对称差分式振幅控制环,避免了因Vt依赖工艺与温度等而产生的可靠启振问题。该10MHz DCXO振荡器主电路,采用TSMC Mixed/RF 0.18μm CMOS工艺,在2V电源电压下,仿真得到输出特性为:振幅峰峰值0.8V,平均电流2.9mA,相位噪声-140dBc/Hz@1kHz,-173dBc/Hz@1MHz,启动时间约2.8毫秒,可作为DCXO核心振荡模块。

频率分辨率改进型数控振荡器的设计

设计了一个应用于四频带全球移动通信系统(GSM)收发机的频率分辨率改进型数控振荡器.提出了一种新型串联开关变容管模型并进行理论分析,将其应用在振荡器的精确调谐电容阵列中,验证了其对频率分辨率增强的性能.设计采用90 nm互补金属氧化物半导体工艺,当谐振在3.1 GHz时,数字加抖前的频率分辨率达到1.6 kHz,距中心频率20 MHz处的相位噪声为-152dBc/Hz,功耗8.16 mW.仿真表明,该频率分辨率改进型数控振荡器满足四频带GSM收发机的要求,适于应用在全数字锁相环中.

工控机实现对高可靠光电耦合器的测试

介绍了用于测量高可靠光电耦合器的测量仪器的设计和制造,具体介绍了工控机控制核心电路、电源设计电路、参数测量电路及用C语言编程的应用软件等。该仪器稳定性强,使用性能好,已有效应用到实际中。

应用于连续时间∑Δ调制器的时钟抖动建模方法

提出了一种能够快速而精确地模拟时钟抖动的建模方法,可应用于连续时间Sigma-Delta调制器(continuous-time sigma-delta-modulator,CT-SDM)等系统的仿真与验证。相较于传统的基于离散时间的建模方法,所提出的一种基于连续时间的模型,可以灵活地应用于各种连续时间电路中,且可在保证精度的情况下,快速完成仿真。给出了关于时钟抖动的理论分析和该模型的数学理论推导,并通过搭建一个完整的连续时间Sigma-Delta调制器,验证了所提时钟抖动方法的正确性与可行性,仿真时间在数十秒内。

一种6GHz 831μA除以10/11双模分频器

本文基于目前流行的TSPC高速电路,利用状态机原理提出了一种可实现任意分频比的射频双模预分频器电路;并且提供了分频比为10/11的具体实现电路。在这个除以10/11分频器当中,基本的D触发器单元采用了目前流行的高速TSPC与E-TSPC结构,同时具备低功耗和高输入频率的特点。电路采用SMIC0.18μ mRFCMOS工艺,利用Cadence Spectre仿真显示,采用1.8V电源电压供电,环境温度为27℃时,最高的工作频率可达到6GHz,此时整个分频器消耗的电流仅为831μA。

小数频率合成器噪声传函及动态特性建模仿真

对采用Δ-Σ小数分频频率合成器(Δ-ΣPLL)中离散采样行为进行了深入研究,提出了混合信号系统的传输函数表达式,并将该表达式运用在现有的锁相环时域模型之上,获得了环路中量化噪声以及压控振荡器(VCO)的噪声传输函数模型。此外,论述了一种简化计算方法用于获得三阶锁相环动态参数,并对Δ-ΣPLL噪声和闭环带宽的折衷进行了建模与仿真。

应用于USB2.0的CMOS锁相环设计

以应用于USB2.0接收端的480MHz锁相环作为设计实例,阐述了锁相环集成电路设计的要素,给出了模块设计思路和仿真波形,并比较了集成电路和印制板电路锁相环的设计方法,展示两种设计思路上的共性和差异。

一种提供5位频带切换控制的5GHz压控振荡器

设计了一种提供5位频带切换控制的5GHz电容电感压控振荡器,采用NMOS-PMOS交叉耦合结构,并且为消除电流源的闪烁噪声而应用电阻偏置调节工作电流。电路采用TSMC RF0.18μm CMOS工艺进行仿真,仿真结果显示,在1.8V电源电压下,在偏离中心频率1MHz处的相位噪声为-120.8dBc/Hz,调谐范围为24.6%,功耗仅为2.3mW。

智慧城市试点能否促进经济增长?--基于双重差分模型的实证检验

随着中国经济增长速度逐渐放缓,智慧城市建设成为城市经济增长新动能。为厘清智慧城市建设与经济增长的作用机制,文章采用2006—2018年140个地级市面板数据和双重差分模型进行实证检验。研究发现:智慧城市建设能促进经济增长;机制检验表明,智慧城市建设主要通过技术创新和人口集聚效应拉动经济增长;异质性研究表明,科教水平和政府规模较低的城市其智慧城市建设能促进经济增长,而两者较高的城市其智慧城市建设不能促进经济增长;智慧城市建设能促进东部、中部和非省会城市经济增长并促进省会城市城乡收入差距缩小,但抑制省会城市经济增长并扩大西部地区城乡收入差距。研究对指导智慧城市建设和探寻经济增长新动能具备重要借鉴意义。