Xilinx MIG IP核的研究及大容量数据缓冲区的实现

为了使DDR3 SDRAM更方便、多样地用于工程开发中,本文对XILINX公司DDR3 SDRAM提供的MIG核进行了分析研究,并在此基础上实现了大容量数据缓冲区的逻辑设计。通过对系统中各模块的作用及相互间关系的研究,发现该控制器256位接口对工程开发十分不便,通过创建FIFO控制系统和读写接口FIFO的方式,将接口转换为64位。该方案对控制核重新构建并上板测试,均符合高速数据传输缓存的要求,使DDR3成为一个大容量且可控的高速FIFO。

FPGA的eMMC嵌入式阵列存储系统设计

本文实现了一种嵌入式阵列存储系统,以具有体积优势、性能优势以及价格优势的eMMC嵌入式多媒体卡为存储介质,基于FPGA使用硬件逻辑实现读写控制器,并给出软件仿真以及硬件测试结果。同时控制8片存储芯片扩展容量,在速度提高方面使用了GTX高速收发器。和单片存储系统对比,本设计系统具有海量存储、高速读写等特点。

基于FPGA的高速数据传输研究

大数据发展如火如荼,解决串行数据高速传输已成当务之急。本文正是以此为出发点,介绍了Xilinx FPGA内嵌的高速串行收发器RocketIO。测试结果表明,RocketIO收发器的传输速度最高可达6.6Gbps,可以完全胜任各种高速数据的传输与处理。