65nm闪存芯片擦除时间退化的优化设计

随着制造工艺进入65 nm节点,闪存的可靠性问题也越来越突出,其中闪存芯片擦除速度随着擦写循环的增加出现明显退化。该文从单个存储器件的擦写退化特性入手,详细讨论了隧穿氧化层缺陷的产生原因、对器件性能的影响及其导致整个芯片擦除时间退化的内在机理,并提出针对性的优化方案:采用阶梯脉冲电压擦写方式减缓存储单元退化;对非选中区块进行字线浮空偏置以抑制擦除时的阵列干扰。该文基于65 nm NOR Flash工艺平台开发了128 Mb闪存芯片,并对该方案进行了验证,测试结果表明,采用优化设计方案的芯片经过10万次擦写后的Sector擦除时间为104.9 ms,较采用常规方案的芯片(大于200 ms)具有明显的提升。

一种适用于ISFET阵列集成检测系统的读出电路设计

ISFET(Ion Sensitive Field Effect Transistors)是1种可与CMOS工艺兼容的离子敏感场效应晶体管.随着传感器阵列集成度的不断增加,鉴于响应速度、功耗和成本的局限性,单个ISFET的检测电路不适于大规模集成化的检测系统.从集成化的角度出发,在分析多个读出电路的基础上,比较各自的性能特点,得出1种脉冲宽度调节读出电路,在功耗、转换速度和结构方面都有优势,适合于大规模ISFET传感器阵列的数据读取.并应用分立元件对电路性能进行了验证,通过FPGA采集读出电路输出数据,验证其具有良好的稳定性和可行性.

磁随机存储器总剂量效应及退火特性研究

本文对一款16Mb并口型磁随机存储器(MRAM)进行了Co60总剂量辐照和室温退火实验,深入研究了磁随机存储器的总剂量效应和退火特性。基于Verigy 93000芯片自动测试设备测试了磁随机存储器的直流/交流参数和功能,从中筛选出总剂量敏感参数,并根据敏感参数随总剂量及退火时间的变化趋势,深入分析了磁随机存储器总剂量效应的物理机制。研究表明辐照在器件浅槽隔离(STI)氧化物结构中产生的大量陷阱电荷,是导致芯片电参数失效的主要因素。总剂量辐照过程中产生的大量氧化物陷阱电荷在室温下发生退火效应,使得芯片的电参数和功能得到恢复。本文的实验数据和理论分析有助于国产宇航级磁存储器的研制开发。