一种采用半导体致冷的集成大功率LED

介绍了一种采用半导体致冷技术散热的集成大功率发光二极管(LED),这种利用珀尔贴效应设计的大功率LED散热封装结构,不但可以从根本上解决大功率集成LED器件的散热问题,还可以使LED器件在高温、震荡等恶劣环境中正常工作。这样,既可拓宽LED的运用领域,又能有效延长大功率LED的寿命。采用该封装技术封装的白光LED,发光稳定,光衰小,寿命长。

一种通用低成本大功率高亮度LED封装技术

提出了一种热传导高、热膨胀匹配良好、低成本、大功率、高亮度LED封装技术。该技术采用光电子与微电子技术相结合,利用背面出光的LED芯片,倒装焊接在有双向浪涌和静电保护电路的硅基板上。由于在封装中引入了热膨胀过渡层,在保证良好热膨胀匹配的同时,热阻增加少。采用该封装技术封装的白光LED,发光稳定,光衰小,长期寿命高。

分布式多元胞集成半导体放电管的设计与工艺

介绍了一种分布式多元胞集成半导体放电管的结构设计和工艺方法。在保持传统单元胞放电管器件表面总面积和放电管纵向剖面NPNPN五层结构不变的情况下,将放电管发射区等分成2(N+1)2个(N取0,1,2,3,4),构成在基区中心对称的多元胞结构。该结构优化了放电管阴极发射区的分布,使浪涌电流在整个芯片平面上趋于均匀,降低了发射区的热量集中效应;同时增加了电流放大系数,减少了放电管的开通时间。采用镓扩散、玻璃钝化等工艺流程,制作出分布式多元胞集成半导体放电管,解决了单元胞放电管散热不均匀、响应速度慢及可靠性差的问题。雷电波冲击电流测试表明,该结构提高了器件的抗电涌能力,可广泛应用于通信领域的雷电防护。

高光电探测效率CMOS单光子雪崩二极管器件

基于0.18μm CMOS工艺技术,制作了单光子雪崩二极管,可对650~950nm波段的微弱光进行有效探测.该器件采用P^+/N阱结构,P^+层深度较深,以提高对长光波的光子探测效率与响应度;采用低掺杂深N阱增大耗尽层厚度,可以提高探测灵敏度;深N阱与衬底形成的PN结可有效隔离衬底,降低衬底噪声;采用P阱保护环结构以预防过早边缘击穿现象.通过理论分析确定器件的基本结构参数及工艺参数,并对器件性能进行优化设计.实验结果表明,单光子雪崩二极管的窗口直径为10μm,器件的反向击穿电压为18.4V左右.用光强为0.001 W/cm^2的光照射,650nm处达到0.495A/W的响应度峰值;在2V的过偏压下,650~950nm波段范围内光子探测效率均高于30%,随着反向偏压的适当增大,探测效率有所提升.

3～5GHz超宽带并联负反馈低噪声放大器的设计

设计了一种用于3～5 GHz MB-OFDM超宽带接收机射频前端的CMOS低噪声放大器(LNA)。分析了RC电阻反馈式低噪声放大器的结构,针对其存在的噪声大、增益低等问题,提出一种改进电路结构;增加了一个源极电感,以克服上述电路的不足。采用TSMC 0.18μm RFCMOS工艺,进行设计和仿真。仿真结果表明:改进结构在保证良好的输入输出匹配和较好线性度的前提下,提高了电路的噪声性能,在整个频带范围内,噪声系数小于1.9 dB;同时,增益也达到11 dB左右。

9/7提升小波变换图像处理算法的高速FPGA实现

提升结构(Lifting Scheme)是一种新的双正交小波变换构造方法。这种方法使得计算复杂度大大降低,有效地减少了运行时间。介绍了基于FPGA的高速9/7提升小波变换的设计,提出采用多级流水线硬件结构实现一维离散小波变换(1-D DWT)。该结构使系统吞吐量提高到原来的3倍,面积仅增加40%。在实现二维离散小波变换(2-D DWT)时采用基于行的结构,可以提高片内资源利用率和运行速度,满足小波变换实时性的要求。

一种低暗计数率CMOS单光子雪崩二极管

基于标准0.18μm CMOS工艺设计了一种新型单光子雪崩二极管(SPAD)器件。该SPAD以p-well/n-well轻掺杂雪崩结作为器件的核心工作区域,同时利用三个相邻n阱间的横向扩散在pn结边缘形成n-虚拟保护环以提高器件的性能。采用Silvaco软件对该器件的电场分布、响应度、击穿电压、光子探测效率和暗计数率等性能参数进行了仿真分析。仿真结果表明:当SPAD器件的光窗口直径为20μm且n阱间隙宽度为1.4μm时,其雪崩击穿电压为13V;在过偏压为1V时,其探测效率峰值和暗计数率分别为37%和0.82kHz;在450～700nm波长范围器件的响应度较好,且在500nm处达到峰值0.33A/W。

大功率白光LED倒装焊方法研究

介绍了一种大功率、高亮度LED倒装散热封装技术。采用背面出光的蓝宝石LED芯片,倒装焊接在有静电放电(ESD)保护电路的硅基板上。该封装技术针对传统LED出光效率低下和散热问题做出了改进,有效提高了LED芯片的寿命,降低了制造成本。

一种高PSRR高阶温度补偿的带隙基准电压源

基于SMIC 0.18μm CMOS工艺,设计了一种高电源抑制比(PSRR)、高阶温度补偿的带隙基准电压源(BGR)。在传统带隙基准电压源的基础上,增加了一个温度分段曲率补偿电路以及一个ΔVGS温度补偿电路,使得该BGR的温度特性得到有效改善。采用前调整器技术,使得该BGR获得高PSRR特性。仿真结果表明,当温度在-55℃~125℃范围变化时,该BGR的温度系数为8.1×10-7/℃,在10Hz、100 Hz、1kHz、10kHz、100kHz频率处的PSRR分别为-90.15、-90.13、-89.83、-81.15、-58.78dB。

3～5 GHz超宽带无电感CMOS低噪声放大器设计

基于TSMC O.18μm RFCMOS工艺设计了一种无电感并联负反馈的超宽带低噪声放大器(LNA).在3～5 GHz工作频率范围内,电阻电流复用技术为整体电路提供自偏置,使其在足够的带宽范围内均可实现较高增益;同时噪声相消技术又可消除部分沟道热噪声,在很大程度上降低了放大器的噪声系数,由仿真结果可以看到:LNA在3～5 GHz内实现了良好输入输出匹配和较好的线性度,同时得到了较好的电压增益和噪声性能;并且其在整个频带范围内增益达到11～13.9 dB,噪声系数小于4.6 dB.整个设计最大的优点是没有用到片上电感,使得芯片面积大大缩小,这对商业应用具有极大的吸引力。

掺Fe^(3+)TiO_2薄膜型氧气传感器研究

讨论了TiO2对氧气的吸附过程及敏感机理,重点分析了掺铁对氧敏特性的影响。设计出了基于TiO2薄膜结构氧气传感器,通过硅工艺制作了Fe3+掺杂的TiO2薄膜型氧气传感器、并在400℃下对传感器的氧敏特性进行了测试。实验结果表明,该氧气传感器在高温条件下对氧气含量的变化有明显的响应,且具有低电阻的特性。

3～5GHz超宽带电流复用功率放大器的设计

设计了一种工作在3～5GHz频段、具有极好的增益与平坦性的超宽带CMOS功率放大器(PA)。采用共源共栅级联共源结构的两级放大电路来克服功率增益的不足,采用电流复用技术提高工作频段内高频处的增益,级间电感和电阻并联负反馈结构可改善增益的平坦性。采用TSMC 0.18μm RF CMOS工艺库进行设计和仿真。仿真结果表明,输入回波损耗(S11)小于-8dB,输出回波损耗(S22)小于-4dB,平均功率增益为22dB,增益平坦度约为0.8dB。4GHz时输出1-dB压缩点为7dBm,功率附加效率(PAE)达到12.5%,电路总体功耗为33mW。

一种高PSRR高阶温度补偿的带隙基准电压源

基于SMIC 0.18μm CMOS混合信号工艺,设计了一种高PSRR高阶温度补偿的带隙基准电压源(BGR)。采用温度曲率补偿技术和温度分段补偿技术,使该BGR获得低温漂特性。采用PSRR提升技术,使所设计的BGR获得高PSRR特性。仿真结果显示,当温度从-50℃到125℃变化时,该BGR的温漂系数为1.85×10^-6/℃,在频率为100 Hz、1 kHz、10 kHz时分别获得-88 dB、-83.6 dB、-65.8 dB的PSRR。

KTaO_3:Cu^(2+)的电子顺磁共振参量与局域结构理论研究

用基团模型的3d9离子在四角对称下的高阶微扰公式计算了KTaO3晶体中Cu2+杂质中心的g因子g//,g⊥和超精细结构常数A∥和A⊥。通过对四角Cu2+中心的EPR结果分析,发现杂质Cu2+占据了八面体Ta5+的位置,同时在C4轴上的最近邻出现氧空位(Vo)。由于该空位引起的静电排斥作用,Cu2+将沿C4轴在远Vo方向上位移一段距离ΔZ≈0.029 nm。在考虑了上述的缺陷结构后,各向异性g因子和超精细结构常数A因子理论值的理论计算值与实验值符合得比较好。

一种新型栅压自举采样开关

基于SMIC 0.18μm CMOS工艺,设计了一种新型的栅压自举采样开关。采用镜像结构,增加了自举电容。采用时钟控制反相器,减少了MOS采样开关管的栅极节点寄生电容。这些措施有效抑制了电荷共享效应,提高了线性度,提高了采样开关的导通、关断速度。仿真结果表明,在6.25 MHz频率、0.8 V输入正弦波信号、100 MHz采样频率的条件下,该栅压自举采样开关的SFDR为111.3 dBc,SNDR为108.9 dB。

基于电感并联峰化的宽带CMOS跨阻前置放大器

提出了一种基于TSMC0.18μm CMOS工艺的低噪声、低功耗的10Gb/s光通信接收机跨阻前置放大器(TIA)的设计。该TIA电路采用具有低输入阻抗的RGC(regulated cascode)结构作为输入级。同时,采用电感并联峰化和容性退化技术扩展TIA电路的带宽。当光电二极管电容为250fF时,该电路的-3dB带宽为9.2GHz,跨阻增益为57.6dBΩ,平均等效输入噪声电流谱密度约为16.5pA/(Hz)(1/2)(0～10GHz),电路的群时延为±20ps。在1.8V单电源供电时,功耗为26mV。

耗尽型4H-SiC埋沟MOSFET器件解析模型研究

建立了基于漂移扩散理论的4H-SiC埋沟MOSFET器件的物理解析模型。SiC/SiO_2界面处的界面态密度及各种散射机制都会导致器件载流子迁移率的下降,采用平均迁移率模型,分析散射机制对载流子迁移率的影响,讨论了界面态对阈值电压的影响。考虑到器件处在不同工作模式下,沟道电容会随栅压的变化而改变,采用了平均电容概念。器件仿真结果表明:界面态的存在导致漏极电流减小;采用平均迁移率模型得到的计算结果与实验测试结果较为一致。

6H-SiC埋沟MOSFET的C-V解析模型研究

研究了6H-SiC埋沟MOSFET器件的电容-电压特性,建立了解析模型。具体分析了埋沟MOSFET各种工作模式下的电容与栅电压之间的关系,考虑了SiO2/SiC界面态及pn结对电容-电压特性的影响。对模型进行了仿真分析验证,结果表明:在假设界面态密度分布均匀条件下,由于对界面态做了简化处理,因而在耗尽模式及夹断模式下的C-V特性计算结果与实验结果有所差异。

一种基于0.18μm CMOS工艺的高响应度APD

设计了一种基于0.18μm CMOS工艺的高响应度雪崩光电二极管(APD)。该APD采用标准0.18μm CMOS工艺,设计了两个P+/N阱型pn节,形成两个雪崩区以产生雪崩倍增电流。雪崩区两侧使用STI(浅沟道隔离)结构形成保护环,有效地抑制了APD的边缘击穿;并且新增加一个深N阱结构,使载流子在扩散到衬底之前被大量吸收,屏蔽了衬底吸收载流子产生的噪声,用以提高器件的响应度。通过理论分析,确定本文所设计的CMOS-APD器件光窗口面积为10μm×10μm,并得到了器件其他的结构和工艺参数。仿真结果表明:APD工作在480 nm波长的光照时,量子效率达到最高90%以上。在加反向偏压-15 V时,雪崩增益为72,此时响应度可达到2.96 A/W,3 d B带宽为4.8 GHz。

用于BAN的自校准SAR ADC设计

基于SMIC 0.18μm CMOS混合信号工艺,设计了一种适用于体局域网(BAN)的自校准逐次逼近型模数转换器(SAR ADC)。基于BAN系统的特点,设计的SAR ADC采用阻容混合型主数模转换器(DAC)及电容型校准DAC等结构。采用误差自校准技术来校准SAR ADC的阻容混合型主DAC的高5位电容失配误差,有效降低了SAR ADC非线性误差。仿真结果表明,自校准SAR ADC获得了±0.3LSB微分非线性、±1LSB积分非线性、82.2dB信噪比等性能特性。设计的SAR ADC具有良好的性能,适合于BAN系统。