一种43 GHz超高带宽线性驱动电路设计

基于0.13μm SiGe BiCMOS工艺,设计了一种线性驱动电路。该电路具有高速和大摆幅的优势,能线性驱动行波马赫-曾德尔调制器(TW-MZM),可满足光通信系统100 Gbit/s单通道的应用需求。驱动电路包括连续时间线性均衡(CTLE)电路、可变增益放大(VGA)电路和基于Cascode结构改进优化的输出级电路,实现了增益可调,且避免发生由较大输出摆幅导致的晶体管击穿。仿真结果表明,电路的-3 dB带宽为43 GHz,其增益在15~25 dB内可调。在56 Gbaud NRZ/PAM4的输入信号下,测得的眼图形状良好,差分输出摆幅峰-峰值达4 V,电路整体功耗为1.02 W,面积为0.33 mm^(2)。

新型范德华绝缘体封装的MoS_(2)晶体管性能研究

以MoS_(2)为代表的二维半导体材料是下一代延续摩尔定律的潜在电子学新材料之一。然而,二维特性使得MoS_(2)中电子的输运行为对环境条件高度敏感。采用范德华绝缘体材料进行封装包覆,是目前消除二维半导体器件环境敏感性的有效方案之一。文章采用化学气相传输法制备新型范德华绝缘体材料CrOCl,并以少层CrOCl为介电层和封装材料,设计并制备了基于MoS_(2)的场效应晶体管。以CrOCl为底栅介电层及封装材料的MoS_(2)晶体管的室温场效应迁移率约为60 cm^(2)·V^(-1)·s^(-1),2 K下进一步增大至100 cm^(2)·V^(-1)·s^(-1)。此外,相比于无封装MoS_(2)晶体管高达20 V的回滞窗口,CrOCl的包覆有效消除了晶体管转移特性的回滞现象,证明其在二维材料电子学中的应用潜力。

功率VDMOS器件抗SEB/SEGR技术研究进展

针对功率VDMOS器件抗单粒子辐射加固技术在空间辐射环境下的要求,从重粒子对VDMOS器件的辐射机理及作用过程出发,归纳出功率VDMOS器件抗单粒子辐射加固的三类技术:屏蔽技术、复合技术和增强技术。综述了国内外功率VDMOS器件这三类抗单粒子辐射加固技术的研究进展,为半导体器件抗单粒子辐射加固技术研究提供了参考。

评价IC芯片质量与可靠性的关键技术研究

对CPK、SPC和PPM三项评价IC芯片质量和可靠性的关键技术进行了研究。使用这三项技术,实际评价了芯片制造工艺中的氧化工艺。实践证明,这三项技术在工艺生产能力评估、工艺过程控制和失效分析等方面具有广阔的应用前景,特别是在工艺过程中对特殊工艺的评估。

TiW合金阻挡层对Cu/Cu^2+扩散的阻挡能力研究

通过对Cu/Cu2+在TiW及硅中的扩散理论分析,从理论上预测了薄TiW合金阻挡层存在的潜在可靠性问题。对一个发射结结深为0.38μm的PNP管β值的研究表明,80 nm以上厚度的TiW合金层可以在AlCu/TiW/Si系统中作为Cu/Cu2+的扩散阻挡层。

双层铝互连倒梯形通孔刻蚀技术研究

针对双层布线中二铝在通孔处台阶覆盖率低的问题,通过优化光刻胶膜的厚度、硬烘温度,以及调整刻蚀气体流量、腔室压力及极板功率,开发出坡度为62.5°的倒梯形通孔;二铝在通孔处的台阶覆盖率大于90%。将该技术用于D/A转换器的研制,成品率得到明显提高。

一种实用的高压BiCMOS关键工艺技术研究

提出了一种实用的高压BiCMOS工艺。该工艺集成了高性能耗尽型NJFET、NPN、VPNP、高压NMOS、高压PMOS、NMOS、PMOS、齐纳二极管,以及铬硅电阻、磷注入电阻等有源和无源器件。NJFET的夹断电压为-1.5 V,击穿电压为17 V;高压MOS管的击穿电压为37 V;齐纳二极管在25μA时其反向击穿电压为5.5 V。使用该工艺,研制了一款低压差线性稳压器(LDO),基准源静态电流小于1.5μA。该工艺还可广泛应用于高压A/D、D/A转换器的研制。

100V N沟道VDMOS寄生电容研究

从结构上对一种N沟道VDMOS器件的寄生电容进行研究,确定了栅氧化层厚度和多晶线宽是影响VDMOS器件寄生电容的主要因素;使用TCAD工具,对栅氧化层厚度和多晶线宽的变化对各个寄生电容的影响进行半定量分析,得到栅氧化层厚度每变化1 nm,关断时间变化4.9ns和多晶线宽每变化0.2μm,关断时间变化2.7 ns的结论,与实际测试结果吻合较好。将该结论用于100 V/N沟道VDMOS器件关断时间的精确控制,关断时间控制精度达到±10 ns,满足VD-MOS芯片制造要求。

特种器件厚外延前后图形转移方法研究

提出了一种特种器件厚外延前后图形的转移方法。通过设计一块带外延前图形层的对位标记和投影光刻机识别标记的掩膜版,解决了厚外延之前图形的精确套准和厚外延之后投影光刻的难题,实现了厚外延前后的套刻精度高于0.5μm。该方法可广泛应用于带埋层的VDMOS、超结VDMOS、高压互补双极器件,以及高压BCD器件的投影光刻。

基于多晶外基区及SIC技术的高速NPN管设计

提出了一种先进的双多晶硅非自对准NPN管的器件结构,并实际用于一种高性能NPN管的研制。该器件结构主要通过多晶外基区减小基区电阻和基区结面积,以及使用SIC技术减小集电极电阻的方式,极大地提升了NPN管的特征频率。通过实际工艺流片验证,实现了BVCEO=5.6 V、fT=13.5 GHz的高速NPN管。该器件结构较双多晶自对准器件结构易于加工,可以广泛用于其他高速互补双极器件的研制。

一种Nanometrics膜厚测试仪精密度评价方法

通过采用PPM、SPC软件和数理统计方法对样本进行处理的方式,对一种Nanometrics膜厚测试仪精密度的评价方法进行研究。讨论了样本在数据收集、分析、处理过程中的难点,得到Nanometrics膜厚测试仪精密度为1.25%的结论;找到了一种适合该膜厚测试仪精密度的评价方法。

宇航VDMOS器件单粒子辐射加固技术综述

宇航用功率VDMOS器件是航天器电源系统中实现功率转换的核心元器件之一。针对航天器对宇航用功率VDMOS器件的发展需求,在总结国内外宇航用功率VDMOS器件产品及技术发展现状的基础上,对比分析了宇航用功率VDMOS器件在技术水平、系列化程度、长期可靠性和系统应用等方面存在的主要差距。对我国宇航用功率VDMOS器件的主要任务进行了展望。

微纳米CMOS VLSI电路可靠性仿真与设计

介绍了CMOS VLSI的可靠性建模和仿真技术的发展历史、相应的仿真工具、失效机理等效电路和算法,重点总结了当前最新的CMOS超大规模集成电路可靠性建模仿真技术,为促进我国集成电路可靠性设计水平起到积极的作用。

PJFET与双极兼容工艺技术研究

通过对PJFET与双极兼容工艺技术的研究，解决了PJFET和双极兼容工艺中的技术难点，得到了IDSS=150-350μA（W／L=10：1）、Vp=0．8～1．2V、IGSS=10^-12～10^-11 A的高性能PJFET和β=100-250、BVCEO≥36V、Ua≥100V的NPN管。采用该技术，成功研制出一种偏置电流小于100pA的高精密双极结型场效应晶体管（BJFET）集成运算放大器，获得了良好的效果。

低噪声CMOS图像传感器技术研究综述

文章总结了低噪声CMOS图像传感器代表性关键技术的最新研究进展。从CMOS图像传感器架构及各模块设计的角度,介绍了有源像素结构和图像传感器架构,分析了广泛采用的像素内源跟随CMOS图像传感器读出电路及其噪声等效模型,重点介绍了低噪声CMOS图像传感器关键技术,包括共享参考像素差分共源放大器技术、相关多采样技术、像素内斩波技术,以及相关技术的电路级实现方式。

一种新颖的600V浮空埋层结构

提出了一种新颖的低导通电阻600V器件结构。该结构采用了掺杂深槽和分裂浮空埋层结构,可以克服普通分裂浮空埋层结构划片道边缘漏电大的问题,同时仍然保持了普通分裂浮空埋层结构具有的较低导通电阻的优势。数值仿真表明,采用这种结构的600V器件外延层比导通电阻在相同耐压下比理想平行平面结结构小43%,从73.3mΩ·cm2降低到41.7mΩ·cm2。

(100)Si基应变p型金属氧化物半导体[110]晶向电导率有效质量双椭球模型

利用应变技术和沟道晶向工程技术,均可有效增强Si基金属氧化物半导体器件的性能.本文提出了(100)Si p型金属氧化物半导体(PMOS)[110]晶向电导率有效质量双椭球模型,从理论上解释了Si PMOS[100]晶向沟道空穴迁移率为[110]晶向沟道空穴迁移率1.15倍的原因.基于(100)Si基应变PMOS反型层E-k关系,拓展应用该模型,首先获得了(100)Si基应变PMOS反型层价带第一子带等能图,然后给出了(100)Si基应变PMOS器件反型层[110]晶向空穴电导率有效质量模型.本文的模型方案合理可行,可为Si基应变PMOS器件的研究与设计提供有价值的参考.

三维功率MOSFET器件漏极持续电流分析方法

二维功率MOSFET器件的漏极持续电流是一个受限于封装形式和芯片设计的极限参数,传统分析方法是通过器件的最大耗散功率对其进行评估。基于三维集成技术的功率MOSFET器件,散热路径热阻难于精确确定,故提出一种针对三维集成功率MOSFET器件,以晶格自加热效应为基础的漏极持续电流分析方法,并以一颗开关工作状态下的100 V功率VDMOS器件为研究对象,在正向设计阶段分析了功率VDMOS器件漏极持续电流的导通偏置条件。最后通过流片结果验证了该方法的可行性。

评价功率VDMOS器件SEB效应的畸变NPN模型

构建了一个半径为0.05μm的圆柱体,用于模拟单粒子辐射功率VDMOS器件的粒子径迹,且圆柱体内新生电子和新生空穴的数目沿圆柱体的半径方向呈高斯分布。考虑到功率VDMOS器件的SEB效应与寄生NPN具有直接关系,提出了一种畸变NPN模型,并通过合理假设,推导出功率VDMOS器件在单粒子辐射下安全漏源偏置电压的解析式。结果表明,使用解析式计算得到的SEB阈值与TCAD仿真结果吻合较好。该模型可被广泛用于功率VDMOS器件SEB效应的分析和评价,为抗辐射功率VDMOS器件的选型及评价提供了一种简单和廉价的方法。

基于锎源的N沟道VDMOS器件单粒子效应研究

分析了N沟道VDMOS器件的单粒子辐射损伤机理和损伤模式,讨论了VDMOS器件的单粒子辐射加固措施。使用锎源,对采取了加固措施的一款200V高压N沟道VDMOS器件进行单粒子效应试验研究。对比分析了不同漏源电压和栅源电压以及不同真空度对VDMOS单粒子效应的影响,可为VDMOS器件的单粒子辐射加固、试验验证及应用提供参考。