深硅刻蚀晶圆位置偏移分析与研究

晶圆位置偏移过大是导致深硅刻蚀设备发生传片报警问题的主要原因之一,尤其是在采用静电卡盘的设备中。阐述了晶圆位置发生偏移原因,重点研究了解吸附配方、顶针驱动和片间清洗方案。研究表明,静电吸盘的表面聚合物残留是导致静电释放不充分的主要因素,表面聚合物的清除有助于优化晶圆位置偏移。电动三针在固有残留静电力的情况下,通过缓慢连续升针方案缓解了跳片现象。优化片间清洗方案大幅减小表面聚合物残留。实验结果表明:优化后的解吸附配方为工艺时长90 s、电极功率1000 W、气压20 mTorr(1 mTorr≈0.133 Pa)、氩气体积流量250 mL/min,电动三针接触晶圆前、接触中、脱离静电吸盘后的升针速度分别为3、2和6 mm/s,在上述工艺条件下,通过进一步优化片间清洗方案,使得晶圆位置偏移量从初始的2~6 mm降至0.2 mm以内。

多层堆叠中晶圆级金金键合的可靠性提升

基于电学互联的贯穿硅通孔技术和高精度金金圆片键合技术,开发了一套可应用于制备三维集成射频(RF)收发系统的工艺,并利用反应离子刻蚀机(RIE)中氧气加六氟化硫的键合前处理技术解决了多层堆叠中键合强度较弱的问题。经过扫描电镜(SEM)观察和分析,键合强度弱确认为芯片贴装过程中晶圆表面沾污所致。传统的湿法前处理有一定的局限性,氧气等离子体方法去污能力较弱,均无法用于去除遗留的沾污。利用反应离子刻蚀机氧气加六氟化硫的前处理方式进行键合前处理,不仅增强了去污能力,而且将旧金表面低活性的金层去除,露出干净、活性高的新金表面,有效提升了金金键合的强度,为多层金金键合提供了一种有效的键合前处理方法。

有限元仿真优化布局解决金金键合局域化问题

晶圆金金键合技术在集成电路封装、微机电系统(MEMS)器件制造、CMOS图像传感器制作及LED制造等行业中被广泛应用。在MEMS环形器的制造过程中,由于金金键合的压力分布不均匀,导致其键合有效区域仅限于键合区域的边缘位置,即存在键合局域化问题,因此器件的整体可靠性较差。结合有限元力学仿真和金金键合实验,优化了键合点的分布,确保键合压力分布更加均匀。将有效键合面积从20%提升到77%,单颗芯片的平均剪切力从41.5 N增大到80.3 N,有效提升了MEMS环形器的可靠性。

采用约束性逐级低温退火实现碳化硅与硅的低应力异质键合

基于直接键合方法,通过约束性逐级低温退火实现了碳化硅与硅的低应力异质键合,得到了翘曲度小于5μm、平均应力约32 MPa、键合完整性极高的6英寸(1英寸=2.54 cm)晶圆。通过水接触角测试、红外图像检测、翘曲度和应力测试、扫描电子显微镜(SEM)、能量色散谱仪(EDS)等分析了键合结果,并采用“刀片法”测试其键合面的键合能。键合完成的晶圆具有键合完整性高、键合强度强、晶圆应力小等特点。通过对比晶圆表面材料、退火温度、退火方式等相关的实验结果,对该低应力异质键合技术的工艺原理进行了解释。该技术路线对Si和SiC的三维集成有重要意义,且该方法可以推广用于更多种类材料的低应力异质键合。

掩埋异质结激光器的Mesa制备工艺

掩埋异质结结构的半导体激光器具有阈值低、光束质量好的优点。台面(Mesa)制作是掩埋结激光器加工过程中的一步关键工艺,采用传统的全湿法腐蚀工艺制作台面,3英寸圆片内腐蚀深度和器件输出功率水平差异较大。而采用干法刻蚀加湿法腐蚀工艺技术,制备出的台面表面光滑、侧壁连续,腐蚀深度差异为6%,最终器件输出功率水平的差异仅为2%。利用该掩埋结技术制备的1 550 nm大功率激光器均匀性有了较大提升,900μm腔长单管的阈值电流约12 mA,300 mA工作电流时功率输出100 mW。

SiC MESFET工艺技术研究与器件研制

针对SiC衬底缺陷密度相对较高的问题,研究了消除或减弱其影响的工艺技术并进行了器件研制。通过优化刻蚀条件获得了粗糙度为2.07nm的刻蚀表面;牺牲氧化技术去除刻蚀带来的表面损伤层,湿氧加干氧的氧化方式生长的SiO2钝化膜既有足够的厚度又保证了致密性良好的界面,减小了表面态对栅特性和沟道区的影响,获得了理想因子为1.17,势垒高度为0.72eV的良好的肖特基特性;等平面工艺有效屏蔽了衬底缺陷对电极互连引线的影响,减小了反向截止漏电流,使器件在1mA下击穿电压达到了65V,40V下反向漏电流为20μA。为了提高器件成品率,避免或减小衬底缺陷深能级对沟道电流的影响,使用该工艺制备的小栅宽SiC MESFET具有195mA/mm的饱和电流密度,-15V的夹断电压。初步测试该器件有一定的微波特性,2GHz下测试其最大输出功率为30dBm,增益大于5dB。

SiC基芯片背面通孔刻蚀工艺研究

通过对感应耦合等离子体(ICP)设备装片夹具进行改进,提高了背氦的导热效率,减小了下电极基底与晶圆表面之间的温度差,提高了冷却效果。对装片夹具改进前后进行了对比实验,并分析了射频功率、ICP功率、下电极基底温度、腔室压力等参数对SiC背面通孔的刻蚀速率、选择比、倾斜角及侧壁光滑度的影响。通过装片夹具改进及工艺条件优化,开发出刻蚀速率为1μm/min、SiC与Ni的选择比大于60∶1、倾斜角小于85°、侧壁光滑的SiC通孔工艺条件,可用于SiC基GaN高电子迁移率晶体管(HEMT)、SiC金属半导体场效应管(MESFET)等大功率微波器件及其微波单片集成电路(MMIC)研制与生产的背面通孔刻蚀,并可缩短工艺时间降低生产成本。

消除硅通孔侧壁刻蚀损伤的方法

硅通孔刻蚀是TSV技术的重要工序步骤,采用标准博世(Bosch)工艺刻蚀硅通孔(宽为150μm),发现硅通孔侧壁出现多处刻蚀损伤。通过优化Bosch工艺参数增加沉积保护,消除了硅通孔侧壁刻蚀损伤问题,通孔开口差值,即通孔下开口宽度与通孔上开口宽度的差,从原来的22μm减小到13μm。利用优化后的工艺配方对硅通孔和硅腔(宽为1 500μm)同时进行刻蚀时,发现硅腔刻蚀后会产生硅针,不能应用到实际生产。经过多轮次Bosch工艺参数调整,把Bosch工艺沉积步骤的偏置功率设置为10 W,同时解决了硅通孔侧壁刻蚀损伤和硅腔刻蚀出现硅针问题,最终成功应用到MEMS环形器系列产品当中。

SiC MESFET工艺在片检测技术

介绍了SiC MESFET芯片加工工艺中的主要在片检测技术,包括芯片表面情况判定、干法刻蚀的监测、等平面工艺的辅助测试、欧姆接触比接触电阻值的测试以及各种中间测试技术。芯片表面情况判定主要通过显微镜观察表面形貌、原子力显微镜测表面均匀性以及扫描电镜观察形貌以及组分分析。干法刻蚀的监测主要通过台阶仪结合椭偏仪实现,即保证了干法刻蚀按预想的深度刻蚀也验证了材料结构的参数。通过TLM图形测试的比接触电阻值可以确保良好的欧姆接触,减小器件的串联电阻,提高器件的电流处理能力,为实现高功率输出奠定基础。通过台阶仪测量和显微镜观察实现的等平面工艺大大提高了器件的性能,微波功率提高30%左右,增益提高1.5 dB以上,功率附加效率提高接近10%。

实施统计过程控制(SPC)中常见问题的探讨

随着半导体加工技术自动化、集成化、高密度化的不断发展,人们对工艺质量控制要求也不断提高。加之GB/T19001-2008质量管理体系建设的要求,工艺加工过程中的统计过程控制(SPC)应用在化合物半导体芯片工艺加工生产线逐渐开展起来。有些对工艺加工的稳定性和持续改进与提高起到了良好的促进作用;但有些应用未起到真正控制工艺的作用;有些把控制图的规范限与控制限混为一谈,或用规范限代替控制限;有些对数据采集与利用率上还有提高的余地。本文对化合物半导体芯片工艺加工生产线实施统计过程控制中遇到的部分问题进行汇总与分析,以提高实施统计过程控制(SPC)工作的效率。

S波段脉冲大功率SiC MESFET

采用自主开发的3英寸(75mm)SiC外延技术和SiC MESFET的设计及工艺加工技术,成功地实现了S波段中长脉宽条件下(脉宽300μs,占空比10%),输出功率大于200W,功率增益大于11dB,功率附加效率大于30%的性能样管,脉冲顶降小于0.5dB,实现了大功率输出条件下的较高功率增益和功率附加效率及较小的脉冲顶降,初步显示了SiC功率器件的优势。器件设计采用多胞合成技术,为减小引线电感对功率增益的影响,采用了源引线双边接地技术;为提高器件的工作频率,采用了电子束写栅技术;为提高栅的可靠性,采用了加厚栅金属和国家授权的栅平坦化发明专利技术;同时采用了以金为主体的多层难熔金属化系统,提高了器件的抗电迁徙能力。

SiC高温氧化的研究

热氧化是碳化硅晶片工艺中一种常用的工艺,但基于硅工艺的氧化温度一般都相对较低,此温度下,碳化硅氧化缓慢,在很多情况下很难满足工艺需求。利用新设计的高温氧化设备对碳化硅晶片进行不同温度下的氧化实验。实验结果显示,高温下,碳化硅氧化速度加快,温度的增加对氧化速度影响极大,以1 200℃时的氧化速率为基准,1 250℃时的氧化速率是1 200℃时的1.5倍;1 300℃下的氧化速率能达到1 200℃的2倍;而在1 350℃时,氧化速度已经将近1 200℃时的3倍。

国产4H-SiC SI衬底MESFET外延生长及器件研制

以国产衬底实现SiC加工工艺链为目标,采用国产4H-SiC半绝缘衬底材料外延得到4H-SiC MESFET结构材料。外延片XRD半宽43.2 arcs,方块电阻121点均匀性18.39%,随后制备出的具有直流特性的4H-SiC MESFET器件管芯,器件总栅宽250μm,饱和电流密度680 mA/mm,跨导约为20 mS/mm,在20 V下的栅漏截止漏电为10μA,2 mA下栅漏击穿电压为80 V。比例占总数的70%以上。初步实现从衬底到外延,进而实现器件的完整工艺链,为进一步的工艺循环打下良好基础。

SiC肖特基势垒二极管的反向特性

在n型4H-SiC衬底上的n型同质外延层的Si面制备了纵向肖特基势垒二极管(SBD),研究了场板、场限环及其复合结构等不同终端截止结构对于反向阻断电压与反向泄漏电流的影响。场板(FP)结构有利于提高反向阻断电压,减小反向泄漏电流。当场板长度从5μm变化到25μm,反向阻断电压随着场板长度的增加而增加。SiO2厚度对于反向阻断电压有重要的影响,当厚度为0.5μm,即大约为外延层厚度的1/20时,可以得到较大的反向阻断电压。当场限环的离子注入区域宽度从10μm变化到70μm,反向阻断电压也随之增加。FLR和FP复合结构对于改善反向阻断电压以及反向泄漏电流都有作用,同时反向阻断电压对于场板长度不再敏感。采用复合结构,在10μA反向泄漏电流下最高阻断电压达到1 300V。讨论了离子注入剂量对于反向阻断电压的影响,注入离子剂量和反向电压的关系表明SBD结构不同于传统PIN结构的要求。当采用大约为150%理想剂量的注入剂量时才可达到最高的反向阻断电压而不是其他报道的75%理想剂量,此时的注入剂量远高于PIN结构器件所需的注入剂量。

高性能SiC整流二极管研究

在n型4H-SiC单晶导电衬底上制备了具有MPS(merged p-i-n Schottky diode)结构和JTE(junction termination extension)结构的肖特基势垒二极管。通过高温离子注入及相应的退火工艺,进行了区域性p型掺杂,形成了高真空电子束蒸发Ni/Pt/Au复合金属制备肖特基接触,衬底溅射Ti W/Au并合金做欧姆接触,采用场板和JTE技术减小高压电场集边效应。该器件具有良好的正向整流特性和较高的反向击穿电压。反向击穿电压可以达到1300V,开启电压约为0.7V,理想因子为1.15,肖特基势垒高度为0.93eV,正向电压3.0V时,电流密度可以达到700A/cm2。

等平面化SiC MESFET的研制

在原有设计以及工艺的基础上,采用了器件表面等平面化处理及侧壁钝化工艺,器件工作电压大幅度提高,截止漏电流降低约两个数量级,跨导提高1.5mS/mm。2GHz下测试,微波功率附加效率提高10%左右,增益平均提高了2dB,在VDS=60V的条件下单管功率输出达到了86.5W。经过内匹配和功率合成研制成大功率的SiC脉冲功率管的综合性能较好,在250W的输出功率下,器件仍然保持高达10.5dB的高增益,功率附加效率30%。台阶仪和扫描电镜观测表明,台阶高度已经大大降低,侧壁得到了钝化,尖锐突起和凹坑都已经变得平缓。

提高SiC MESFET栅金属平坦性的方法

SiC金属-半导体场效应晶体管的工艺研制中,通常需要有源区之间的隔离。现常用刻蚀隔离的方法,但这一方法存在细栅条跨越隔离台阶的问题,若隔离台阶太陡,则栅金属在台阶处连续性较差,易产生电迁徙,器件工作时首先在此处烧毁,使器件失效。设计了几种提高栅金属平坦性的方法:通过优化台上掩模层台阶倾斜角以及调整刻蚀ICP,RIE功率可以实现18°左右倾斜台阶;通过"类平坦化"技术可以将绝缘介质淀积到台下区,基本实现无台阶;利用"离子注入隔离"取代"刻蚀隔离"则可以真正实现无台阶。实验验证以上方法可以有效提高栅金属的平坦性。

S波段连续波SiC功率MESFET

利用国产SiC外延材料和自主开发的SiC器件工艺加工技术,实现了SiC微波功率器件在S波段连续波功率输出大于10W、功率增益大于9dB、功率附加效率不低于35%的性能样管,初步显现了SiC器件在S波段连续波大功率、高增益方面的优势。与以往的硅微波功率器件相比,在同样的频率和输出功率下,SiC微波功率器件的体积不到Si器件的1/7,重量不到Si器件的20%,其功率增益较Si器件提高了3dB以上,器件效率也得到了相应的提高。同时由于SiC微波功率器件的输入、输出阻抗要明显高于Si微波功率器件,在一定程度上可以简化或不用内匹配网络来得到比较高的微波功率增益,这就为器件的小体积、低重量奠定了基础,也为器件的大功率输出创造了条件。

低压化学气相淀积低应力氮化硅工艺研究

微机械加工(Micro-Electro Mechanical System,MEMS)工艺中常需要应用到低应力氮化硅作为结构层或钝化层材料,以降低圆片的翘曲。通过采用低压化学气相淀积工艺(Low Pressure Chemical-Vapor Deposition,LPCVD),优化工艺中反应气体流量比,可以得到应力低于200 MPa的氮化硅薄膜。针对工艺中存在的片间应力以及薄膜厚度均匀性差的问题,采用二次离子质谱测试(Secondary Ion Mass Spectroscopy,SIMS)的方式,分析出反应气体的消耗造成的反应气体比例变化是引起该问题的主要因素。通过优化工艺参数,得到了片间应力在100~150 MPa之间、厚度均匀性5%以内的低应力氮化硅薄膜,可实现50片/炉的工艺能力,可批量应用于MEMS工艺中。

TEOS LPCVD技术在SiC功率器件工艺中的应用

应用正硅酸乙酯(TEOS)LPCVD技术实现二氧化硅在SiC晶片表面的淀积,在一定程度上弥补了SiC氧化层过薄和PECVD二氧化硅层过于疏松的弊端。采用TEOS LPCVD技术与高温氧化技术的合理运用,既保证了氧化层介质的致密性和与SiC晶片的粘附能力,又提高了器件的电性能和成品率,同时避免了为获得一定厚度氧化层长时间高温氧化的不足。采用此技术后,SiC芯片的直流成品率得到提高,微波功率器件的对比流片结果显示微波性能也得到了明显的提升,功率增益比原工艺提高了1.5 dB左右,功率附加效率提升了近10%。