频率计权网络的数字电路实现

提出一种频率计权网络的数字电路实现方案,详细阐述由滤波器设计工具生成频率计权滤波器,然后采用HDL代码生成工具将其转换成可移植、可综合的能在FPGA上实现的HDL代码,分别在软件和硬件上进行仿真验证测试的过程。结果表明,设计的频率计权网络符合计权特性及允差标准,且采用此方法设计的频率计权网络简化了电路结构,操作简单,降低了功耗、成本,节省了资源,提高了效率,能快速得出信号的频率计权值。

一种新型工频磁场测量仪的设计

针对工频磁场测量的灵活性和便携性需求,提出了一种测量仪可任意姿态放置的工频磁场测量仪设计方案,该方案把加速度传感器和磁场传感器结合起来得到工频磁场水平方向和竖直方向上的分量,而无需对测量仪进行调平操作。该磁场测量仪包括三轴磁感应线圈、信号调理和A/D转换电路组成的磁场传感器模块及控制与处理模块、加速度传感器模块、存储和显示模块等部分。初步试验表明该方案可行,解决了传统工频磁场测量仪测量磁场水平分量和竖直分量需要调平的问题,结构简单、使用灵活,有一定的开发应用价值。

石英挠性加速度计表头行为模型研究

针对石英挠性加速度计PID参数整定繁琐、读出电路新方案的验证平台搭建复杂等问题,开展了对石英挠性加速度计表头的工作原理以及数学模型的分析,设计了加速度计表头的行为模型。搭建了相应的验证平台,将所得的表头行为模型的开环阶跃响应与实际表头做对比,验证了该行为模型的正确性。将该行为模型与表头的读出电路进行联合仿真,实现了表头模型和读出电路的闭环,并分析了不同PID参数对系统的调节时间等闭环动态响应特性的影响以及在特定PID参数下系统的?3 dB带宽。本表头行为模型可用于研究表头读出电路的设计、整定读出电路的PID参数以及分析读出电路的性能指标等多个方面。

全数字挠性加速度计加矩设计与读出精度分析

针对石英挠性加速度计全数字闭环系统设计问题,开展了对加速度计力矩器的结构和工作原理以及与加速度数据输出的关系的分析,对加速度计力矩器的驱动和加速度计的读出精度等方面进行了研究,提出了一种数字脉宽调制(PWM)电路对力矩器进行的驱动方法,该方法不仅实现PWN对加速度计力矩器的驱动,并且该PWM数字电路的占空比参数直接作为加速度数字信号输出。利用PWM数字脉冲对加速度计力矩器进行驱动实现加速度计全数字闭环读出,对加速度计全数字读出系统进行了仿真和实验测试。研究结果表明,在一定范围内,通过调整力矩器外接电阻、PWM频率和逻辑位数,全数字挠性加速度计闭环读出电路可以测得标准偏差为1.5×10-5g,精度为10-4g的加速度值,该方法精简了电路,减少了模拟驱动电路引起的干扰。