嵌入式图形处理器中几何变换引擎的设计

针对嵌入式系统处理三维图形时需要良好的实时性要求,提出使用专用嵌入式图形处理器负责图形处理,用以缓解CPU负担,提高处理速度的解决方法。几何变换引擎位于图形处理器内部图形流水线的第一级,负责处理三维图形在空间坐标系中的位置变换。设计了几何变换引擎的架构模型,采用Verilog HDL实现引擎的IP软核,并在Modelsim和QuartusII环境中完成IP核的功能仿真与时序验证。综合后,IP核占用FPGA资源为9715逻辑单元,单顶点的处理时间为160ns,实现处理图形几何变换的任务,达到预期设计要求。

基于ARM+FPGA架构的三维图形加速系统

本文使用基于ARM920T内核S3C2410处理器和CycloneⅡ系列的FPGA,设计了一个具有三维图形硬件加速能力的嵌入式图形系统。经验证,系统能够正确绘制三维图形,满足实时显示的要求。