基于断言的Compact PCI总线IP核功能验证

近年来,SoC设计规模和复杂度的不断提升使得基于IP核的设计和验证技术成为研究的热点.基于断言的功能验证具有代码简洁、可以快速定位设计缺陷以及易于与设计绑定等优点,在IP核功能验证中受到了广泛的关注.本文研究基于断言的Compact PCI总线控制器核的功能验证问题,提出一种基于断言的监视器组件设计方法,将Compact PCI核接口信号时序的断言、覆盖率统计的断言封装为监视器组件,以提高验证环境的开发效率和可复用性.实际应用表明,本方法在加快验证过程收敛速度的同时,随IP核一起发布的验证组件提高了验证环境的可复用性.

基于模拟的SoC功能验证研究

基于模拟的验证技术在SoC等复杂数字系统功能验证中一直占据统治地位.模拟激励产生的速度和质量是决定验证过程收敛速度的关键因素,覆盖率信息定量地表示了验证完成的程度.覆盖率导向的受约束随机激励生成技术提高了验证过程的效率和自动化程度.按照是否需要待验证设计的内部结构信息,将受约束随机激励生成技术分为基于学习的激励生成和基于构造的激励生成两类并分别进行分析.对基于模拟的SoC功能验证涉及的其它关键技术如:约束定义、覆盖率分析及IP核及核间通信协议的功能验证等国内外研究现状进行了分析和总结,并对未来的发展趋势和研究方向进行了展望.

16位嵌入式微处理器核的设计及验证

采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器核的RTL级描述,编写计算斐波那契数列的测试程序验证了HEUSoC-1的正确性。在Xilinx Spartan-2芯片上的统计结果表明,HEUSoC-1的资源占用率较低,处理器最高频率约为22 MHz,适合于对功耗和性价比要求严格的嵌入式应用领域。