一种模数转换电路的关键设计技术研究

采用每级为1.5位精度的7级流水线结构也即7级子ADC设计了一个8位80MS/s的低功耗模数转换电路。重点考虑了该ADC中的采样保持电路和每一级子ADC中的动态比较器的结构设计,以提升整个ADC的性能、降低整个ADC的芯片面积和功耗。采用0.18μm CMOS工艺完成加工后,测得该ADC在输入信号为36.25MHz,采样速率为80MHz下的信噪比(SNR)为49.6d B,有效位数(ENOB)为7.98位,典型的功耗电流只有18m A,整个ADC的芯片面积为0.5mm2。