文摘本文使用FPGA开发工具Platform Designer的自定义组件功能,提出了一种具有Avalon总线接口的AD7606控制器IP核的设计方法。该IP核既能令8个ADC通道同时输出采集数据,也可以只让指定的部分通道工作,同时该IP核能够通过访问寄存器的方式设定采样频率,并且专用的中断接口可以协助Nios II CPU及时地对采集的数据进行储存与处理。给出了AD7606八通道采集的工作原理以及通过状态机实现控制的方法,所设计的控制器IP核能够方便的挂接到Nios II软核处理器上,具有使用方便、配置灵活等优点,可应用在各种多通道、高精度的数据采集系统中。