为提升SRAM型FPGA电路块存储器和配置存储器抗单粒子翻转性能,本文提出一种脉冲屏蔽SRAM单元结构。该结构通过在标准的六管单元中加入延迟结构,增大单元对单粒子事件响应时间,实现对粒子入射产生的脉冲电流屏蔽作用。以64k SRAM作为验...为提升SRAM型FPGA电路块存储器和配置存储器抗单粒子翻转性能,本文提出一种脉冲屏蔽SRAM单元结构。该结构通过在标准的六管单元中加入延迟结构,增大单元对单粒子事件响应时间,实现对粒子入射产生的脉冲电流屏蔽作用。以64k SRAM作为验证电路进行单粒子翻转性能对比,电路的抗单粒子翻转阈值由采用标准六管单元的抗单粒子翻转阈值大于25 Me V·cm2·mg-1提升至大于45 Me V·cm2·mg-1,加固单元面积较标准六管单元增大约21.3%。30万门级抗辐照FPGA电路通过脉冲屏蔽单元结合抗辐照SOI工艺实现,其抗辐照指标分别为:抗单粒子翻转阈值大于37.3 Me V·cm2·mg-1,抗单粒子锁定阈值大于99.8 Me V·cm2·mg-1,抗电离总剂量能力大于200 krad(Si)。展开更多
文章阐述了梳状数字滤波器的基本工作原理,分析了梳状滤波器的基本结构,提出了一种简单的级联积分梳状数字滤波器(cascade integrated comb digital filter,CICDF)的实现方法,减小了芯片的面积。描绘出了系统的信号流图,并对信号流与控...文章阐述了梳状数字滤波器的基本工作原理,分析了梳状滤波器的基本结构,提出了一种简单的级联积分梳状数字滤波器(cascade integrated comb digital filter,CICDF)的实现方法,减小了芯片的面积。描绘出了系统的信号流图,并对信号流与控制流的工作时序进行了详细的分析说明。在此基础上,运用MATLAB系统工具建立了系统的模型,并完成了系统仿真验证。在电路级完成了verilog语言描述,同时运用modelsim对电路进行仿真验证。展开更多
文摘为提升SRAM型FPGA电路块存储器和配置存储器抗单粒子翻转性能,本文提出一种脉冲屏蔽SRAM单元结构。该结构通过在标准的六管单元中加入延迟结构,增大单元对单粒子事件响应时间,实现对粒子入射产生的脉冲电流屏蔽作用。以64k SRAM作为验证电路进行单粒子翻转性能对比,电路的抗单粒子翻转阈值由采用标准六管单元的抗单粒子翻转阈值大于25 Me V·cm2·mg-1提升至大于45 Me V·cm2·mg-1,加固单元面积较标准六管单元增大约21.3%。30万门级抗辐照FPGA电路通过脉冲屏蔽单元结合抗辐照SOI工艺实现,其抗辐照指标分别为:抗单粒子翻转阈值大于37.3 Me V·cm2·mg-1,抗单粒子锁定阈值大于99.8 Me V·cm2·mg-1,抗电离总剂量能力大于200 krad(Si)。
文摘文章阐述了梳状数字滤波器的基本工作原理,分析了梳状滤波器的基本结构,提出了一种简单的级联积分梳状数字滤波器(cascade integrated comb digital filter,CICDF)的实现方法,减小了芯片的面积。描绘出了系统的信号流图,并对信号流与控制流的工作时序进行了详细的分析说明。在此基础上,运用MATLAB系统工具建立了系统的模型,并完成了系统仿真验证。在电路级完成了verilog语言描述,同时运用modelsim对电路进行仿真验证。