一种具有滤波功能的延迟锁相环

延迟锁相环(DLL)在DDRnSDRAM内存控制器的设计中具有广泛应用。传统延迟锁相环(DLL)在DDRn SDRAM电源关闭模式(PowerDownMode)退出时,由于电源波动较大会导致VCLK和DQS的上升沿无法对齐。基于此,笔者提出了具有滤波功能的延迟锁相环(DLL),在电源关闭模式(PowerDownMode)退出时,能够自动加快延迟链的更新速度,以保证VCLK和DQS的上升沿尽快对齐,确保芯片得到更好的输出眼图,提高芯片读写质量。

基于LPDDR4国际JEDEC标准的随机验证算法

LPDDR4是新一代高频率、高容量、低功耗的DRAM存储器,其国际JEDEC标准于2014年公布。笔者基于LPDDR4国际JEDEC标准提出了一种DRAM产品的随机验证算法RANDOMP,该算法突破了传统手写验证算法的局限。通过RANDOMP可以生成符合JEDEC标准的合法随机操作序列,序列对产品进行随机操作,高效模拟了各类复杂应用场景,及早发现设计缺陷,实现了对LPDDR4产品的全面、高效验证。

基于一种新兴的非易失性存储器的固态硬盘平台开发

随着科技的飞速发展,大量新兴技术不断涌向市场,其中可配置的固态硬盘平台是评估新兴的非易失性存储器的必需品。笔者基于XilinxZynq芯片设计了一个固态硬盘原型系统,并且实现了基于ReRAM的固态硬盘系统。ATTO硬盘测试工具用于测试基于ReRAM存储器的存储介质的潜在性能优势,其卓越的随机访问能力表明ReRAM在大数据方面有着广阔的应用前景。