C掺杂Sb_(2)Te_(3)高速相变材料

Sb_(2)Te_(3)材料是一种具有快速相变特性的硫系化合物材料,但其热稳定性较差,高、低阻态之间的阻值差异小,不适宜制备相变存储器件。为解决Sb_(2)Te_(3)材料的高、低阻态的阻值差异小,热稳定性差的问题,提出对Sb_(2)Te_(3)材料进行碳(C)掺杂改性。试验制备了基于C掺杂Sb_(2)Te_(3)材料(C-Sb_(2)Te_(3))的高速相变存储器件,并分析了氢(H)等离子体处理加热电极对相变存储器件性能的影响。基于C-Sb_(2)Te_(3)材料制备的相变存储器件的高、低阻态阻值比达两个数量级,器件的擦写循环次数达10^(5)次;分析氢(H)等离子体处理对器件性能的影响,加热电极经过H等离子体处理的相变存储器件高、低阻态的阻值稳定。研究表明:掺杂C使得Sb_(2)Te_(3)材料的结晶温度上升、晶粒细化;使用C掺杂Sb_(2)Te_(3)材料制备相变存储器件,并进行H等离子体处理,可得到一种具有热稳定性高、阻值稳定、能多次循环擦写的高速相变存储器件。

热处理温度对铁电薄膜底电极Pt和Pt/Ti物相与形貌的影响

随着热处理温度上升，在SiO2／Si衬底上溅射的Pt、Pt／Ti电极中，构成Pt薄膜的晶粒由小变大，由分布均匀到晶粒局部聚集，最后分离成小岛.Ti层可提高Pt薄膜与基片间的粘附性和高温下的稳定化快速热处理可提高Pt薄膜在高温下的连续性.并研究了Pt薄膜对PLT铁电薄膜的成品率和分散性的影响.

一种晶态相变电阻补偿的带隙基准电压源的设计

阐述一种基于晶态相变电阻补偿的带隙基准电压源设计,该设计使用Verilog-A建立晶态相变电阻模型,利用其负温度系数特性作为补偿降低基准电压的温漂系数,并加入PSRR提升电路,优化了基准电路的电源抑制比。设计采用SMIC 40nm CMOS工艺模型仿真,结果表明,当电源电压在2.5~5V范围内变化时,基准电压变化仅为65.5μV;工作电压为3.3V,温度范围为-40~85℃时,基准电压的温度系数为4.93ppm/℃;在温度为27℃时,工作电流为9.4μA;低频下电源抑制比为-97dB。

不同工艺制备的铁电薄膜底电极Pt/Ti

采用高真空电子束蒸发与直流溅射在SiO2／Si基底上制备Pt／Ti底电极，对Pt／Ti在不同热处理温度下的结构与形貌进行对比研究。结果表明：由于采用不同的制备工艺，Pt晶粒在成核与生长方式上有所不同，导致了Pt薄膜在结构与形貌的差异。高真空电子束蒸发的Pt薄膜以织构的方式生长，致密而规则的柱状晶粒决定了它在高温下的连续性和稳定性，为制备高质量的铁电薄膜与其性能的研究提供了条件。

PLT铁电薄膜的漏电流与I-V特性的研究

室温下在ＭＯＤ法制备的ＰＬＴ铁电薄膜的样品上，观察不同电场强度下电流随时间的变化，根据电流的变化情况，把电场划分为弱、中、强三个区间。在弱场下，电流随时间的变化可用幂指数的衰减来模拟，而且衰减系数随场强的增加有减小的趋势。在中强场时，电流随时间在水平方向上上下波动。在强场下，电流随时间在波动的同时不断增大。因此在对不同区间电流随时间变化Ｉ（ｔ）曲线分析的基础上，确定某一电场强度下的漏导电流，作出了Ｉ－Ｖ曲线。同时发现不同配方，在相同工艺条件下的样品，其弱、中、强场的数值区间是不一样的，因此作出的Ｉ－Ｖ曲线也有所区别。对非欧姆区的导电机理用空间电荷限制电流（ＳＣＬＣ）模型和晶界限制电流（ＧＢＬＣ）模型来解释，同时对样品正向与反向的导电机理进行了对比研究。

不同气氛下制备的PLT铁电薄膜钉扎现象的研究

采用金属有机物热分解法在氮和氧气氛下分别制备了不同Ｐｂ过量的镧钛酸铅（ＰＬＴ）铁电薄膜。薄膜电性能测试表明，两种气氛下所制备的Ｐｂ过量ＰＬＴ薄膜样品出现电滞回线束腰和ε－Ｖ曲线四峰等异常现象。氧气氛下薄膜电性能的异常程度强于氮气氛下的薄膜，而氮气氛下薄膜电滞回线在水平方向上的漂移程度远大于氧气氛下的薄膜。实验表明，氧气氛促进了Ｐｂ过量的ＰＬＴ薄膜在晶界处和界面上ＰｂＯ相的形成，增强了ＰｂＯ相所导致的陷阱电荷对电畴的钉扎效应。而氮气氛促进了下电极与薄膜界面处氧空位的产生，被陷的氧空位与Ｐｂ空位等组成的偶极子在电场作用下不能反转，因此产生了ＰＬＴ薄膜在水平方向的较大漂移。

底电极对PLT铁电薄膜结构与电性能的影响

用Ｘ射线衍射和扫描电镜对不同厚度Ｔｉ的Ｐｔ／Ｔｉ电极的物相与形貌进行了分析。用金属有机化合物热分解法通过多次匀胶，制备了０．７２～０．８７μｍ厚的ＰＬＴ铁电薄膜。并对其形貌、相结构、介电和铁电性能与直流电阻特性进行对比研究，结果表明：不同厚度Ｔｉ的Ｐｔ／Ｔｉ电极对ＰＬＴ铁电薄膜的各种性能有明显的影响。在５５０℃保温６０ｍｉｎ的样品，１ｋＨｚ时介电常在在５００～５８０之间，介电报耗正切不大于２％，随Ｔｉ层厚度的增加，介电常数有增大的趋势，剩余极化强度Ｐ在６．３２～７．６１μＣ／ｃｍ２，矫顽场强Ｅ在６８．９～８３．７ｋＶ／ｃｍ。晶粒随Ｔｉ层的增加由１．５μｍ减小到０．９μｍ，有Ｔｉ层的漏电流比无Ｔｉ居的漏电流小，漏电流的大小与薄膜的缺陷有关。

Ag-SiO_2多层薄膜对光子带隙的影响(英文)

采用超高真空电子束蒸发制备了一维紫外、可见光波段光子晶体.研究了在石英衬底上不同周期Ag/SiO2体系对光子带隙的影响.带隙位置与理论计算结果符合.发现二氧化硅层的厚度对带隙位置和银层的透过率有较大影响,厚度的增加降低了反射率,从而使光子带隙更加明显,当厚度达到12层时观察到清晰的光子带隙.

由过量Pb引起的PLT铁电薄膜钉扎现象

采用金属有机热分解法制备了Pb过量的PLT铁电薄膜电子探针和Auger电子能谱分析证实了在薄膜中及薄膜与底电极界面上存在过量Pb引起成份偏析，导致缺陷能级上的陷阱电荷。在退极化场的作用下，陷阱电荷可聚集在畴壁钉扎电畴。

计算机辅助推导环形电场轴向三阶象差系数

利用计算机推导出环形电场轴向所有三阶象差系数具体解析表达式．所有软件包均用人工智能语言Ａｒｉｔｙ－Ｐｒｏｌｏｇ编制，并简要地介绍了该软件包推导象差系数的过程。

非均匀扇形磁场三阶象差系数计算机辅助推导

利用计算机推导出非均匀扇形磁场所有三阶象差系数具体解析表达式，所用软件包是用人工智能语言ＡｒｉｔｙＰｒｏｌｏｇ编制。所得结果可直接应用于高性能扇形磁场分析器和偏转器的工程设计和计算。

非均匀扇形磁场三阶象差系数的计算机辅助推导

利用自行研制的软件包推导出非均匀扇形磁场所有三阶象差系数的具体解析表达式。纠正了国外学者手工推导的径向三阶象差系数的６项错误。首次推导出了非均匀扇形磁场的轴向三阶象差系数。

环形电场轴向三阶色散象差系数解析表达式的计算机推导

给出了环形电场轴向三阶色散象差系数的具体解析表达式，可直接应用于工程设计和计算，该结果是用自制的软件包计算机自动推出的，所有软件包是用人工智能语言ＡｒｉｔｙＰｒｏｌｏｇ编制。

相变存储器及其发展

相变存储器作为一种新型的基于硫系化合物薄膜的随机存储器,被认为最有可能在不远的将来成为主流的非易失性存储器。本文将对相变存储器的基本概念、原理、发展现状及产业化趋势作以介绍。

自主新型SiSbTe相变材料与全功能PCRAM实验芯片

中科院上海微系统与信息技术研究所经过多年努力，发现了自主SiSbTe体系相变材料，验证了SiSbTe具有低于传统Ge2Sb2Te5的功耗、更高的数据保持力和更快的相变速度。

新型溶胶-凝胶法制备纳米MgO薄膜的研究

以硝酸镁为起始原料，胶棉液为添加剂，在Ｓｉ（１００）衬底上成功地制备ＭｇＯ薄膜，结果表明，胶棉液是形成ＭｇＯ溶胶的关键组份；薄膜的晶体结构与胶棉液的含量及退火温度有关．同时，用Ｘ射线衍射（ＸＲＤ）、原子力显微镜（ＡＦＭ）和透射电镜（ＴＥＭ）对薄膜的微观结构进行了分析．

硫系化合物随机存储器研究进展

系统地介绍了硫系化合物随机存储器(C-RAM)的原理、相关材料、研究现状、特点及今后的发展趋势以及中科院上海微系统与信息技术研究所在C-RAM方面的研究进展。C-RAM由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低和成本低等优点,被认为是最有可能取代目前的FLASH、DRAM和SRAM而成为未来半导体存储器的主流产品。

高电源抑制比低温漂带隙基准源设计

根据带隙基准的基本原理,结合含三条支路负反馈的电流源,设计了一种高阶补偿的带隙基准源电路。实现了对温度的2阶补偿和3阶补偿,获得了一种高电源抑制比、低温漂、不受电源变化影响的电压基准源。设计采用0.35μm CMOS工艺,仿真结果表明,在-40℃～125℃温度范围内,输出电压的温度系数为7.70×10-7/℃,在1kHz时,电源抑制比为-82.3dB。

ULSI介质CMP用大粒径硅溶胶纳米研磨料的合成及应用研究

针对超大规模集成电路多层互连结构中介质 CMP抛光速率低 ,急需的大粒径硅溶胶研磨料 ,本文采用改进的粒径生长控制工艺制备介质 CMP用大粒径硅溶胶 ,并采用 TEM、激光粒度分析仪和 Zeta电位测试仪等先进手段对其粒径大小、粒径分布和稳定性进行了表征。以低分散度硅溶胶纳米研磨料配制抛光浆料进行了二氧化硅介质的 CMP研究 ,结果表明 ,平均粒径 1 0 3 .4nm的硅溶胶浆料的去除速率达 63 0 nm/min,有效解决了二氧化硅介质

相变存储器器件单元测试系统

通过计算机控制脉冲信号发生器和数字信号源等硬件设备,实现对硫系化合物随机存储器(C-RAM)器件性能的测试。该系统主要有电流与电压关系测试、电压与电流关系测试、电阻与所加的脉冲信号关系的测试和疲劳特性测试等模块组成。通过这些测试从而找出写脉冲信号与擦脉冲信号的高度和宽度的最佳参数、C-RAM器件的阈值电压、循环寿命等重要参数。此系统不仅为研究C-RAM器件的速度、功耗、可靠性等提供了一个途径,又为C-RAM的工艺和结构参数的研究提供了试验平台。