半导体桥(SCB)的研究

目前常用的点火器Ｎｉ－Ｃｒ金属桥丝（热桥丝）体积较大，点火能量高（几十毫焦），作用时间长（几毫秒），且易误触发．本文中采用半导体器件和集成电路技术研制的新一代点火器——半导体桥（ＳＣＢ）体积小（为热桥丝三十分之一），结构上兼有Ｓｉ桥区倒圆点和Ｔｉ、Ａｌ金属导体倒圆点两大特点，其点火临界能量可降低到３～５ｍＪ，作用时间可缩短到５μｓ，从而能快速产生热等离子体来引爆猛炸药．同时，ＳＣＢ还具有较高的可靠性和安全性，其安全电流大于１．５Ａ．本文分析了ＳＣＢ工作原理，并研究了ＳＣＢ的结构对临界能量、点火作用时间、可靠性和安全电流的影响。

0.18μm工艺下单粒子加固锁存器的设计与仿真

在近年国际上出现的两种记忆单元DICE(Dual Interlocked storagecell)和GDICE(DICE with guardgates)基础上,设计了两种抗单粒子加固锁存器,称为DICE锁存器和GDICE锁存器,加工工艺为0.18μm。对这两种锁存器的改进减少了晶体管数量,降低了功耗,增强了抗单粒子瞬态(single event transient,SET)能力。分别对比了两种锁存器的优缺点。建立了一种单粒子瞬态仿真模型,将该模型连接到锁存器的敏感点,仿真测试了这两种锁存器的抗单粒子翻转(single event upset,SEU)能力,得到一些对版图设计有意义的建议。通过比较得知:如果没有特殊版图设计,在单个敏感点被打翻时,DICE锁存器和GDICE锁存器的抗单粒子翻转能力比较强;而在两个敏感点同时被打翻时,抗单粒子翻转能力将比较弱。但如果考虑了特殊版图设计,那么这两种锁存器抗单粒子翻转的优秀能力就能体现出来。

基于库替换技术的单粒子效应故障注入仿真

提出了一种新的故障注入仿真方法,研发了故障单元库替换仿真工艺库技术,与以往方法相比,该技术可以方便快速地在目标电路的所有节点上注入故障来模拟SEE,因而更贴近实际物理过程,仿真结果可以得到所有节点的敏感度信息并评价电路总体抗SEE性能,供初期芯片设计人员参考改进.同时利用C#程序和FPGA硬件加速仿真,使得故障注入更加便捷高效,注入速度达到了8.03μs/fault.

0.6μm MOS器件稳态总剂量损伤效应研究

合作制备了体硅0.6μm工艺直栅和环栅不同设计结构的MOS器件,开展了稳态高剂量率电离辐射总剂量效应试验。通过对实验数据进行分析,研究当器件特征尺寸达到亚微米、深亚微米时,不同设计结构、不同辐照偏置条件对实验结果的影响。分析了器件的短沟效应、窄沟效应、DIBL增强效应,为器件设计加固提供了有益的试验数据。

一种用于低压降稳压器频率补偿的压控电流源

利用小信号压控电流源(VCCS)电路产生所需零点,是一种先进的低压降稳压器(LDO)频率补偿方法。文章分析了VCCS频率补偿方法的原理和VCCS电路对LDO的瞬态响应及电源抑制(PSR)特性的改善作用,并提出了一种新的VCCS电路结构。该电路结构功耗低、占用面积小,在直到5 MHz的频率范围内,都有近乎理想的性能。采用这种结构的VCCS电路,基于0.5μm CMOS工艺,设计的一款300 mV压降,2.5 V输出电压,最大100 mA输出电流的LDO电路,具有很好的频率响应、瞬态响应和电源抑制特性。该LDO电路所用全部片上电容的总值不到1pF。

微处理器高低速模式下的单粒子功能错误分析

对一款国产抗辐射加固SPARC-V8微处理器进行了高低速两种模式下的单粒子试验.试验获得了单粒子功能中断的阈值和饱和错误截面,并预估了GEO轨道在轨错误率.经过比较分析,国产微处理器与国外同类产品具有相同量级的抗单粒子指标,微处理器在开CACHE的高速模式下抗单粒子能力优于低速模式约2倍.

两个低开销抗单粒子翻转锁存器

提出了两个抗单粒子翻转(SEU)的锁存器电路SEUT-A和SEUT-B。SEU的免疫性是通过将数据存放在不同的节点以及电路的恢复机制达到的。两个电路功能的实现都没有特殊的器件尺寸要求,所以都可以由小尺寸器件设计完成。提出的结构通过标准的0.18μm工艺设计实现并仿真。仿真结果表明两个电路都是SEU免疫的,而且都要比常规非加固的锁存器节省功耗。和传统的锁存电路相比,SEUT-A只多用了11%的器件数和6%的传输延时,而SEUT-B多用了56%的器件数,但获得了比传统电路快43%的速度。

一种高温单粒子效应测试系统的设计与实现

航天器件在空间环境中存在着单粒子效应,根据研究可知高温会提升单粒子效应的敏感性,因此为了更好地评估器件的抗辐射性能,有必要建立一套高温单粒子效应测试系统.通过建立高温单粒子效应测试系统,选择ASIC和SRAM进行高温测试实验,完成了电路高温下的单粒子效应检测,证明了温度提升单粒子效应敏感性的事实.

一种多模式SRAM单粒子试验系统的设计与实现

提出了一种基于NIOS II的异步SRAM单粒子效应检测系统,用于评估抗辐射加固SRAM电路的抗单粒子效应能力.该检测系统可以对异步SRAM进行四种工作模式下的动态和静态检测,利用该检测系统在重离子加速器上对一款异步SRAM进行了单粒子效应试验,获得了5种离子的试验数据,统计分析后得到了器件的单粒子翻转阈值、单粒子翻转饱和截面和单粒子翻转在轨错误率,并与国外同款电路进行了对比,最后依据试验结果给出了评估结论.

一种单粒子翻转机制及其解决方法

针对某款超深亚微米专用集成电路(ASIC)出现的异常单粒子翻转现象,分析了导致异常翻转的机制,针对这种机制提出了2种解决方法,并给出了2种解决方法的适用范围。重离子试验结果表明,采用新方法实现的时序逻辑具备更高的翻转阈值和更低的翻转截面,基于新方法研制的ASIC产品的抗单粒子翻转能力得到显著提高。

Spacewire通讯路由器单粒子功能中断测试系统研究

随着大规模集成电路在航天器中的广泛应用,器件单粒子效应的抗辐射性能成为了航天器在太空中安全运行的关键性因素.对超大规模集成电路抗辐射性能的评价显得越来越重要.针对一款Spacewire通讯路由器,根据其工作原理,搭建一套单粒子功能中断测试系统,对系统进行了验证,评估了该器件的抗辐射性能.

一种快速精确查找逻辑电路失效位置的方法

提出了一种快速、精确查找组合逻辑电路失效位置的方法。这种方法对高辐射电路的可靠性评估很有意义。这种方法是通过对电路失效原理的分析,以及对失效概率的估计,来查找组合电路的失效位置。整个查找过程在Matlab平台上实现,用ISCAS’85基准电路进行实验,所有电路均采用0.18μm标准CMOS工艺。结果表明,相对HSPICE随机仿真的方法,这种方法的速度提高了将近49倍,而且准确率达到94.7%。

CMOS图像传感器的硬复位电路研究

像素复位电路是CMOS图像传感器的重要组成部分，其特性直接影响着图像的质量．本文对CMOSAPS图像传感器的动态范围、抗饱和能力、图像滞后以及非线性等性能进行了分析，并讨论了通过复位电路改善CMOS图像传感器性能的方法．在本文中，设计了两种带有抗饱和电路的硬复位电路，一种是采用传统的交叉耦合结构实现电压转换，另一种是基于改进的锁存器结构并增加阈值补偿管来实现，两种方案各具特点，分别适用不同的应用要求．仿真结果表明，两种电路方案均能够使动态范围提高2—3dB，增强像素抗饱和能力，同时消除了图像滞后与弱光下的非线性．

高压LDMOS总剂量辐射效应研究

在太空环境中,辐射会造成电源管理电路严重漏电和性能下降.LDMOS相比于CMOS,具有更高的工作电压,作为大尺寸的功率管被广泛应用于电源管理电路中.针对一种0.25μm BCD工艺LDMOS进行总剂量辐射效应研究.实验表明,总剂量辐射会造成LDMOS的阈值电压漂移,以及N沟道直栅LDMOS的较大漏电流.同时也观察和记录到总剂量辐射导致P沟道直栅LDMOS的漏电.环栅加固方法能有效抑制总剂量辐射引起的N沟道直栅LDMOS的边缘漏电.在100krad(Si)辐照剂量时,N沟道环栅LDMOS和P沟道直栅LDMOS的阈值电压漂移分别为0.02V和-0.02V.

SRAM型FPGA单粒子效应敏感性分析研究

首先描述了典型的SRAM型FPGA内部通常包含的三类基本资源,并分析三类基本资源内部不同功能的电路单元对单粒子效应的敏感性,归纳出Virtex系列SRAM型FPGA中6种类型的单粒子效应敏感结构单元,并得出这些敏感结构单元的单粒子翻转、单粒子功能中断、单粒子闩锁的检测方式,最后对SRAM型FPGA单粒子效应评估研究的发展趋势做了简要总结。

晶体管栅形状对单粒子瞬态脉冲特性的影响研究

通过三维器件模拟仿真,研究了基于CMOS 0.18μm工艺下标准条形栅和环形栅结构MOS晶体管的单粒子瞬态响应.研究结果表明,单粒子轰击条形栅器件与环形栅器件产生的单粒子瞬态脉冲特性具有非常大的区别.分析了栅形状对单粒子瞬态的影响在PMOS和NMOS器件中的不同机理,对单粒子瞬态加固设计具有指导性意义.

一种用于开关电源的多模式振荡器

基于0.25μm BCD工艺,设计了一种应用于开关电源的多模式环形振荡器,具有结构简单、三种模式可选、可修调的特点。电路通过模式切换生成可调电流的方式对电容充放电,产生不同频率的斜坡及方波信号。测试结果表明:在-40℃~125℃温度范围内,振荡器主振荡模式输出范围为483.9~518.6kHz,与固定频率(500kHz)的最大偏移率为3.72%,电阻频率调节模式输出范围为25kHz^2.5 MHz,同步模式下可调同步频率范围为40kHz^4 MHz。目前,该振荡器已被成功应用于一种DC-DC开关电源芯片中。

一种改进的三模冗余任务同步方法

为了实现三模冗余计算机三机之间精确、快速的同步,采用SOPC构建微型化三模冗余计算机平台.在传统任务同步的基础上,利用FPGA纯硬件通路和管脚众多的优势,采用数据并行传输和纯硬件表决的方式,提高了任务同步的精度.通过软硬件协同,大大缩短了三机同步时间开销.同时,完善的故障判决机制能更快定位同步故障,提高了三模冗余系统的可靠性.通过仿真结果,验证了该方法的有效性.

深亚微米抗辐射加固设计的SPICE仿真验证方法

由于在抗辐射加固设计(RHBD)中采用了环形栅的版图结构,由此引发了直栅SPICE仿真验证方法对RHBD不适用的问题.通过分析深亚微米工艺技术下环形栅结构的特性,建立了环形栅的有效栅宽长比算法,同时构建了环形栅的SPICE仿真模型,并针对抗辐射加固设计提出了如何有效地提取版图参数网表的策略,从而解决了传统SPICE仿真验证对RHBD不适用的问题,通过有效的仿真验证,确保电路性能,提高设计的可靠性.