一种新型DSP(TS101)中的链路DMA

链路DMA是在处理器内核不干预的情况下 ,后台利用链路口高速传送数据的一种机制。TS101是高性能浮点数字信号处理器 ,它有8个链路DMA通道 ,可以在内部/外部存储器和链路口之间、链路口与链路口之间进行多种类型的DMA传输。文章介绍了链路DMA及其在雷达信号处理系统中的实际应用。

大点数FFT算法的改进及其实现

针对高速实时信号处理的需要,提出了一种对任意长度序列进行FFT的快速改进算法。通过对FFT处理前数据添零个数和DFT分解参数的优化选择,显著降低了FFT处理的运算量。结合频域脉冲压缩等信号处理实例,探讨了该算法在高速DSP上实现时的资源分配、程序编程以及传输I/O瓶颈问题,分别提出了具体的解决方法,并在实际DSP系统中测试了这种改进算法的性能指标,将其和普通算法的性能作了比较。

一种SAR成像快速算法及优化实现

针对实时SAR成像处理中相关运算量大的特点,提出了新的频域分解快速算法和优化设计方法.根据参数优化准则,选择合适的填零个数和DFT点数分解方式,分析出利用频域分解和频域分段两种算法,可以大大减少相关运算中FFT变换的运算量.在不同情况下,详细分析了多种算法的速度性能和适用性.在并行多处理器上利用此算法,降低了SAR实时成像的运算量和成像延迟,显著提高了SAR实时成像的处理速度.

一种新的滤波器快速优化算法

提出了一种新的FIR滤波器快速算法 ,显著降低了实时信号处理中的长阶数FIR滤波器的运算量。我们通过对任意长度序列添零、分解和参数优化 ,使运算量最小化。当对非连续信号进行滤波处理时 ,在一半情形下 ,相比原来的频域FIR快速算法 ,进一步显著降低了运算量。

一种SAR成像快速算法及其并行实现

提出了一种新的实时合成孔径雷达成像快速算法,减少了合成孔径雷达成像中压缩处理的运算量.对任意长度的序列采用了填零 分解快速傅里叶变换方法,并优化了补零参数和分解方式,使得压缩处理算法的运算量最小化.此算法在并行多处理器上实现了合成孔径雷达实时成像,提高了成像处理速度,减少了成像迟延.

基于ADSP21161的通用雷达信号处理机的模块化设计

介绍一种基于 ADSP2 1 1 61的信号处理模块。模块内四片 ADSP2 1 1 61采用共享总线结构 ,外加大容量的 SDRAM用作存储 ,双向 FIFO用来缓冲数据 ,除此之外 ,它还有多个通信口可以与模块外的设备进行通信。此模块具有可重构性和可扩展性 ,对此模块进行简单的扩展或适当增加此模块的数目即可满足不同的雷达信号处理要求。