AVS2快速帧内模式决策VLSI结构设计与实现

AVS2是由中国数字音视频编解码技术标准工作组独立提出的一种视频编码标准。帧内编码是AVS2的关键技术之一。在帧内编码中,AVS2采取了33种帧内预测模式,使得编码性能显著提高,但是计算复杂度急剧增加。通常,针对CPU平台的软件编码器的快速算法研究一般直接考虑算法本身的复杂度,但针对硬件编码器产品的快速算法研究同时还需要考虑到数据依赖性等问题。有效的帧内模式决策算法一直在被不断的研究和优化中,目前国际上针对国际标准如H.265/HEVC等编码器产品的帧内快速算法研究已经比较成熟,而针对我国自主视频编码标准AVS2产品的有效帧内快速算法很少,特别是针对AVS2的硬件编码器帧内模式决策快速算法几乎没有,这显然不利于AVS2编码器的应用和推广,可见对AVS2帧内快速模式决策算法的研究非常必要。基于算法;的提出,本文提出了面向VLSI的帧内预测模块的微结构设计。为了满足300MHz时钟频率下对1920×1080@60fps的吞吐率要求,本文采用了两套并行电路进行设计。一套单独完成256个4×4尺寸PU的预测(LCU级),另一套串行完成其他尺寸精简后的预测电路。通过Vivado HLS综合报告分析,仅使用Xilinx FPGA XC7K325T 900开发板28%的LUT、3%的FF及1%的BPRAM便达到了设计要求。