一种100 MHz~4 GHz宽带抗干扰射频接收机的设计

为满足导航、通信、相控阵雷达以及电子对抗等领域对高性能接收终端的需求,提高系统的抗干扰、通用化和小型化性能,设计了一款工作频率在100 MHz~4 GHz的宽带抗干扰接收机芯片。接收机结构采用直接下变频形式,包括单转差巴伦、无源混频器和移相器等,能够有效抑制频带内的干扰信号,在强干扰信号下整个接收机通道不阻塞,能检测出极小的有用信号,同时保证与没有干扰状态相比性能不恶化。针对零中频(zero-Intermediate Frequency,zero-IF)接收机容易产生本振泄露、自混频等现象,设计了直流失调校准、本振相位调整等功能,可实现直流偏置点5 mV的补偿。射频输入100 MHz~4 GHz变化时,混频器转换增益≥31.2 dB。

一种应用于雷达跳频低相噪本振的宽范围动态电流补偿电荷泵设计

本论文提出了一种应用于雷达跳频频率综合器中的宽范围动态电流补偿电荷泵,通过实时检测反馈补偿电流的形式,在更宽的输出电压范围内,实现更佳精准的电流匹配。此外,对其中的电荷泵基础电流单元进行了改进设计,省去了抑制电荷共享的运放,节约了芯片面积和功耗。通过0.18um BiCMOS工艺进行含该型电荷泵的频率综合器设计并流片测试,在鉴相频率25.6MHz时,输出1.1GHz频点时,杂散抑制可达72dBc,近端相位噪声小于100dBc/Hz@10KHz。

一种采用斩波稳定技术的Σ-Δ调制器

为了抑制Σ-Δ调制器的直流失调及其温度漂移,并使调制器对版图失配具有更高的鲁棒性,本文设计了一种多处采用斩波调制的Σ-Δ调制器。通过对调制器第一级积分器采样路径、反馈路径和放大器进行斩波调制,电路有效抑制了版图失配和低频闪烁噪声对Σ-Δ调制器的不利影响,减小了Σ-Δ调制器的直流失调电压,提升了Σ-Δ调制器的信噪比。本文基于0.18μm CMOS工艺进行设计,供电电压为5V,在信号带宽为72KHz内,调制器信噪比达到113dB,即18.4位有效位数,直流失调降低至4.2μV,可以用于测量微小的传感器信号。

Ka波段高功率放大器设计

微波单片集成电路（Microwave Monolithic Integrated Circuit,MMIC）以其体积小型紧凑、一致性好、可靠性高、成品率高、适用于批量生产等特点,在微波通信系统中得到广泛的应用。基于Ga As赝配高电子迁移率晶体管,采用功率合成技术和阻抗匹配技术设计了一款Ka波段功率放大器,对电路进行了仿真分析,并进行流片。实测结果表明电路工作频率从36～38 GHz频段范围,P1d B输出功率大于35 d Bm,增益大于18 d B,功率附加效率为16%。

基于二极管技术优化射频集成电路的ESD

在CMOS集成电路设计中,工艺尺寸不断减小、栅氧厚度不断变薄,对ESD提出更高的要求。尤其在射频集成电路中,ESD的寄生电容对射频性能将产生不可忽略的影响。基于二极管正向偏置对ESD电流的泄放能力,通过引入电感和电容对ESD脉冲的精确模拟,通过设计有效的有源RC电源钳位电路,考虑到版图电阻电容寄生对ESD的射频性能的影响,提出3种版图设计,对各种版图进行了仿真,分析ESD和射频性能,提出了最优的版图,满足射频集成电路应用的ESD保护电路。

超深亚微米工艺下预防串扰方法

随着工艺特征尺寸的不断缩小,芯片的信号完整性问题逐渐恶化。根据超深亚微米(ultra-deep submicron,UDSM)工艺特性,阐述了串扰噪声和同步开关噪声(Simultaneous Switch Noise,SSN)的产生机理以及对芯片信号完整性的影响,并且分析了走线密度、时钟频率和供电布局等与这2类噪声强度相关的主要因素,进而得出了在集成电路版图设计早期,有效预防和抑制信号完整性问题的一系列方法。

毫米波功率放大器输出级电路设计

毫米波功率放大器MMIC输出功率的大小直接决定了发射机的作用距离、抗干扰能力及通信质量,可广泛应用于卫星通信、雷达设备中。功率放大器MMIC采用A类放大器结构,工作频率为Ka波段,不仅具有频带宽、功率大的特点,而且尺寸小、线性度好。本文重点研究了晶体管模型和负载匹配电路的设计技术,并以此为基础设计了输出级电路,采用16路晶体管并联输出,单片输出功率大于4W。

一种适于Sigma-Delta ADC的高增益放大器的设计

设计了一种应用增益增强技术和斩波稳定技术的全差分折叠式共源共栅运算放大器;整体放大器采用了折叠式共源共栅结构,主运算放大器采用增益增强技术和开关电容共模反馈,两个辅助运算放大器采用连续时间共模反馈以实现高增益;此外,还采用了斩波稳定技术,在放大器的前后加入斩波开关,达到了滤除低频噪声的效果;在基于SMIC 55nm工艺库,电源电压3.3V下,在Cadence平台利用Spectre进行模拟仿真,仿真结果表明:等效输出噪声低频处的噪声被滤除,运算放大器的增益为116.9dB,相位裕度为72°,单位增益带宽为355MHz,能够使放大器应用于低频域,能够满足Sigma-Delta调制器对于音频频域的设计需要。

一种二阶曲率补偿的带隙基准源设计

本文针对二阶曲率补偿的带隙基准源进行了分析研究。该基准电路是基于典型的一阶曲率补偿方式,增加一个工作在深三极管区的N型MOS器件。在高温区,等效器件电阻将分流VBE的电流,从而调整VBE的二阶项。本文基于SMIC 0.18um 1.8V CMOS工艺的器件模型,在Spectre工具下进行了仿真,在-55℃^+120℃温度范围内,一阶曲率补偿带隙电压基准的温度系数为10ppm/℃,经过二阶曲率补偿的带隙电压基准的温度系数减小到约为5.2ppm/℃,带隙电压基准的温度特性得到了很大改善。整个补偿电路使用器件少、占用面积小、实用性强。

一种超宽带频率综合器电路的设计与实现

基于超宽带射频(RF)收发电路的应用,设计了一种正交输出的超宽带、全集成并且可重构的频率综合器,可适用于25 MHz~12 GHz工作频段的射频接收、发射电路中射频信号的上变频和下变频处理。采用电荷泵频率综合器作为整体实现架构,使用双核压控振荡器(VCO)覆盖频率范围,利用多级级联本振信号生成技术产生本振信号,实现了适用于多频段一体化通信、雷达无线电跳频、软件定义无线电的频率综合器。采用CMOS工艺进行了设计仿真和流片,芯片尺寸为0.658 mm×1.2 mm。测试结果表明,12 GHz相位噪声不大于-85 dBc/Hz@100 kHz offset,电路典型总功耗为203 mW。

超宽带压控振荡器电路的设计

基于多频段一体化通信、雷达无线电跳频通信以及短波通信系统对低噪声、大带宽等性能的需求,提出了一种低相噪、低功耗、片上面积小、超宽带的压控振荡器电路结构。双核VCO的结构覆盖了12GHz-24GHz的超宽带正交频率输出范围,采用CMOS工艺库进行了设计仿真和版图设计,版图设计面积为0.4mm×0.65 mm。仿真结果表明,宽带压控振荡器在TT工艺角下的调谐频率能覆盖11.79~25.15GHz的超宽范围,24GHz工作频率下,1MHz频偏处相位噪声能达到-100dBc/Hz,且电路总功耗不超过33mW。