期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
基于LUT的高速低硬件开销SHA-3算法设计 被引量:1
1
作者 张跃军 廖澴桓 丁代鲁 《电子技术应用》 北大核心 2017年第4期43-46,共4页
通过对SHA-3算法和查找表(Look-Up-Table,LUT)方法的研究,提出一种高速低硬件开销SHA-3算法设计方案。首先,该方案利用状态机实现SHA-3算法核心置换函数的轮运算,并结合LUT方法处理每轮运算的数据交换和数据存储;然后,采用硬件模块并行... 通过对SHA-3算法和查找表(Look-Up-Table,LUT)方法的研究,提出一种高速低硬件开销SHA-3算法设计方案。首先,该方案利用状态机实现SHA-3算法核心置换函数的轮运算,并结合LUT方法处理每轮运算的数据交换和数据存储;然后,采用硬件模块并行处理和存储单元共用的方式,提高SHA-3算法的速度、降低硬件开销。最后,在SMIC 65nm CMOS工艺下设计SHA-3算法,DC综合后电路面积为65 833μm^2,在1.2V电压下最高工作频率可达到150MHz,功耗为2.5mW。 展开更多
关键词 SHA-3算法 LUT查找表 高速 低硬件开销 CMOS电路
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部