多通道高速串行LVDS信号解串器设计

由于能够获得更优异的数据传输性能,高速串行传输方式正逐步替代并行传输方式成为主流。采用高速串行LVDS信号形式传输能够减少器件I/O管脚数目,提高芯片集成度,得到了越来越多的芯片厂商的支持。同时,现场可编程门阵列(FPGA)功能越来越强大,受到了广大电子技术开发人员的青睐,其中SelectIO技术为FPGA实现高速数据传输提供了良好的平台。针对ADC输出的8通道12位高速串行LVDS信号,利用SelectIO专用逻辑资源,提出了基于XILINX Virtex-6FPGA的解串器逻辑电路。实验结果表明,所设计的电路能够完成LVDS串行信号至并行信号的转换,实现多通道高速串行LVDS数据在FPGA内的接收。