五级流水线RISC-V微处理器的研究与设计

针对嵌入式领域低开销、高性能的应用需求,设计一种基于RISC-V开源指令集架构的32 bit微处理器。采用顺序发射、顺序执行、乱序写回的五级流水线结构,实现了整型和乘除法指令集模块组合。为了应对流水线冲突,处理器采用动态分支预测技术,设计数据相关性控制和乱序写回机制。使用Verilog进行设计并采用先进高性能总线(AHB)和高级外围总线(APB)为互联总线协议构建片上系统(SoC)。在仿真环境下通过编写RV32IM汇编指令测试程序,完成对处理器逻辑功能的验证。在Vivado综合工具下添加时序约束和物理约束条件后,对处理器代码进行逻辑综合并分析处理器硬件资源利用情况,最后将综合生成的码流文件下载到Xilinx Artix-7(XC7A200T-2FBG484I)现场可编程门阵列(FPGA)开发板中并以50 MHz的主频运行CoreMark程序,CoreMark跑分达到3.25 CoreMark/MHz。实验结果表明,处理器性能跑分与ARM Cortex-M3系列处理器基本持平,在各项技术对比指标相同的前提下,所设计的处理器跑分均优于RISC-V处理器对比项。所设计的处理器逻辑功能正确,使用较低的硬件开销,取得相对较高的性能指标,适用于成本受限的高性能嵌入式应用领域。

研析高层建筑的主体结构施工质量控制模式

现代城市化建设工作不断加快,社会总体收益在不断的上升,人口的聚居问题日益突出,城市面积有限,如何优化城市面积,提高居住量,是当前现代化城市建设的重要发展任务。一般情况下,高层建筑在施工过程中,必须要关注到主体结构,确保质量的达标,随着高层建筑数量和规模的扩大,出现了各种各样的质量问题。那么接下来对于现代城市高层建筑的主体结构施工问题来分析,做好质量的控制和管理尤为重要。

武汉市旅游市场环境分析及对策研究

文章介绍了武汉市旅游业发展的现状 ,并对武汉市旅游业进行了微观和宏观分析 ,探讨了武汉旅游市场开发不健全的问题 ,并提出了相应的对策。