应用于时钟发生器的低噪声电荷泵设计

基于SMIC 0.13um CMOS工艺,设计了一款应用于能够输出任意频率的时钟发生器的电荷泵电路。该时钟发生器具有内部偏置电路,能够为电荷泵电路提供稳定的电源电压和镜像电流偏置,该电荷泵电路中采用了轨至轨传统跟随器电路结构,能够有效地抑制电荷泵电荷分享效应;并且通过加入互补开关管来减小了时钟馈通和电荷注入效应,后仿真结果表明,在电源电压为1.5V,电荷泵电流为2.5mA,调谐范围为0.15~1.1V时,充放电的最大静态电流失配小于0.3%;在输入频率为312.5MHz,输出时钟频率为625MHz时,100M环路带宽下,后仿真得到电荷泵输出端点相位噪声小于-201.8dBA@20kHz,等效到4/5/6分频器输出端点相位噪声为-116.8dBc@20kHz。流片测试结果的带内相位噪声与计算值基本一致。

应用于时钟发生器的小数分频电路设计

随着集成电路技术的迅猛发展,小数分频频率综合器已经广泛应用于通信系统中;芯片内对于时钟信号的稳定性以及分辨率的要求也越来越高,提高时钟信号的稳定性和分辨率是目前时钟发生器研究的重点。本文提出了一种高分辨率,高稳定性的小数分频器。首先依据延迟锁相环(DLL)实现小数分频的优势,提出了具有16位时钟输出的DLL结构,其次对比有源移相器实现相位内插的传统方法,提出了一种新型相位内插电路结构,最后结合数字算法控制单元控制DLL以及相位内插器电路,最终实现了输出稳定具有1/28分辨率的时钟信号。本设计采用中芯国际(SMIC)130nmCMOS工艺,电源电压为1.2V,输入信号时钟频率为200~400MHz。在200MHz输入频率下,整数分频为3,小数位为0.9375时,可实现对输入信号的3.9375分频,仿真输出平均分频为3.93778,频率误差在有限仿真时间和有限仿真精度内基本与设置的分频比基本一致。