并行帧同步扰码器的扩充比特设计法

在递推公式并行扰码处理方法的基础上,提出了一种使用扩充比特进行帧同步扰码器设计的新方法·利用扰码序列的周期性原理,从理论上证明了并行扰码复杂度与扰码生成多项式的具体形式无关·无需计算并行扰码递推公式,简化了解扰码器的设计过程,只须用深度与生成多项式阶数相关的存储器和少量的读写控制逻辑就可以实现对任意字宽解扰码处理·该方法在FPGA设计与实现中得到了验证,实现了高效和低复杂度.采用该方法的处理模块已在光通信传输网前端处理系统中得到了应用·

共享缓存分组交换系统中的最佳阈值Pushout策略

提出了一种用于共享缓存分组交换设备的最佳阈值Pushout的缓存管理策略(OTP)。在这个策略中,缓存区采用共享的方式,而每个输出端口分组调度采用Pushout策略。OTP策略的主要思想是将输出端口按照其队列长度分为活跃和非活跃端口,根据队列长度与端口的活跃程度决定分组的接纳或丢弃。仿真结果表明,OTP策略在多个输出队列的情况下具有较好的公平性和鲁棒性,同时在丢包率方面,OTP策略的分组丢失率接近于SP(Selection Pushout)策略。

ADSL技术及应用综述

简单介绍了 ADSL技术的内涵 ,并通过与传统 Modem比较分析了其特点和优势 ,详细阐述了 ADSL的接入模型和在生活中的实际应用 ,最后对其今后的发展进行了展望。

基于逻辑设计的高速CRC并行算法研究及其FPGA实现

循环冗余校验码作为一种检出概率高并且易于实现的检错码,被广泛应用于通信及测控领域。本文首先简要介绍了循环冗余校验的基本原理,然后从CRC串行实现的电路结构出发,通过严密的理论推导,得出了基于逻辑设计的高速CRC并行实现递推公式,可适用于并行处理位宽小于等于生成多项式阶数和大于生成多项式阶数条件下的并行帧校验应用。最后分别设计了这2种条件下的硬件实现电路,电路的综合结果表明,该方法具有更少的资源占用量和更高的工作频率。

循环冗余校验分布式算法的理论推导及FPGA实现

循环冗余校验(CRC)算法广泛应用于测控及通信领域以提高数据传输的可靠性。传统的按位计算CRC校验值的方法不能满足高速信号处理的要求。利用FPGA查找表结构以及并行分布式运算的特点,在很大程度上可以突破处理速度上的瓶颈。本文对CRC分布式算法进行了公式推导,该方法可以衍生出针对任何阶次生成多项式以及任意处理位宽的CRC分布式算法。该算法在实际应用中获得了很高的处理速度和很好的稳定性。

SDH骨干网并行加扰/解扰技术研究

研究了SDH扰码序列的性质,在此基础上提出了两种实用化的并行加扰/解扰方案:基于矩阵推导的并行加扰/解扰和一种新的基于查找表结构的并行加扰/解扰,并总结了这两种方案所各自具有的优势,为解决任意位宽和阶数的并行扰码/解扰器的实现问题提供了新的思路。

基于流水线的FFT快速计算方法与实现技术

针对目前CDMA快速码捕获系统对捕获速度要求越来越高,在分析快速傅里叶算法理论的基础上,结合FPGA(Field Programmable Gate Array)的独特硬件结构,提出一种基于流水线的FFT(Fast Fourier Transform)快速实现方法,并对该方法进行了matlab仿真、ISE仿真和FPGA实验.研究结果证明:相比于传统的FFT实现方法,在保证计算精度的基础上,该方法实现了FFT计算数据的连续输入与输出,减小了捕获时延,缩短了至少1/3的计算时间,在100 MHz时钟时,完成4096点的FFT运算只需要42.05μs,为高速信号处理系统提供了一种更好的时频转换方法.

同步数字体系骨干网的高集成度接入方法研究

针对解决同步数字体系(SDH)骨干网传输系统中通信节点的规模问题,提出了一种高集成度接入SDH骨干网的方法,该方法基于“单FPGA+多个光电转换模块”结构,在单片FPGA上可以实现多达20个通道STM-16速率等级信号的无缝接入,与已有方法相比,具有集成度高、低功耗、可靠性好和功能灵活配置等优点,该方法已成功应用在某型主干网通信系统中,应用结果表明,该方法可以实现完全符合SONET/SDH标准的并-串-光的发送和光-串-并的接收功能,大大降低了通信节点的规模,具有重要的实际意义和应用价值。

基于多字节流水线的POS信号IP包提取算法

针对当今骨干网传输速率较高,现有的硬件设备很难对POS信号直接进行面向字节的IP包提取的问题,本文提出了一种便于FPGA(Field Programmable Gate Array)实现的基于多字节流水线的IP包提取算法,实现了对骨干网POS信号的线速处理.理论分析和实际测试都表明,该方法适应了骨干网数据的高速、大容量的特点,能够满足当前以及今后高速光纤通信中数据提取的需要.

TCAM路由表项管理算法优化研究

TCAM(Ternary Content-Addressable Memory)能够很好的完成最长前缀匹配,实现快速路由查找和分组转发,但是其对路由表项的有序性要求使得表项管理比较复杂。在讨论已有TCAM表项管理算法的基础上,通过分析前缀表项的统计分布特性.对路由表的空间分配进行了优化,同时引入新的基于前缀块指针管理策略,提出了一种改进的表项管理方法,提高了路由表更新效率。

基于快速独立分量分析的异步多用户检测方法

深入分析了非理想功率控制下异步CDMA多用户接收机的信号特点,推导出了多小区接收信号模型。提出了基于快速独立分量分析(Fast Independent Component Analysis,FastICA)的异步多用户检测方法,该方法具有抗远近效应,抗多址干扰的能力。仿真结果表明:该算法具有迭代次数少、计算量小、多用户分离效果好的优点,非常适合于非理想功率控制下的多用户检测,该方法大大提高了非理想功率控制下多用户接收机的性能。

40Gb/s DQPSK光信号解调技术研究

提出了一种基于FPGA的40Gb/s速率DQPSK光信号解调方案。详细描述了40Gb/s DQPSK光信号的解调、转换和接收过程,重点介绍基于FPGA的DQPSK解调、光电转换以及高速数据同步传输、缓存等关键技术。通过长周期伪随机码(周期231-1)测试,得到不同光功率下的接收误码率结果,验证了该方案的可行性。

基于ARM的实用Advanced TCA智能管理系统设计

针对标准Advanced TCA架构管理系统在某些特殊领域存在成本高,功能冗余等缺点,提出了一种基于ARM的实用Advanced TCA智能管理系统设计方案;以32位ARM嵌入式微处理器为核心,采用实时操作系统μC/OS-II,在符合PICMG3.0规范基本要求的前提下,通过简化Advanced TCA构架的管理协议以及合理的硬件电路设计,实现高效、低成本的Advanced TCA智能管理系统;为了有效地管理Advanced TCA构架,给出了一个智能管理软件的设计方案;通过实际应用,系统能有效地对Advanced TCA构架的运行情况进行管理监控,验证了系统的可行性;另外,该系统的研发风险与难度较低,具有较强的实用性。

10Gb/s光收发信号的SER/DES设计与仿真

随着互联网业务的迅猛发展,对光纤通信网络提出了更高的传输速率需求,作为完成O/E与E/O关键功能光模块的收发速率已经达到了10Gb/s,所以小型封装的光模块与完成SER/DES功能ASIC之间的高速PCB设计也逐渐成为了整个光通信系统的关键部分。重点研究了利用MUX与DMUX器件的IBIS模型和HyperLynx软件针对关键光收发信号的实现原理进行仿真。

基于FPGA的SFI-5协议信号源的设计与实现

为了便于40G高速光纤信号数据采集系统的仿真和调试,提出了一种基于高速光电转换模块接口协议SFI-5信号源的FPGA实现方法。该方法采用64位的并行伪随机码作为信号源的输入,按照协议要求同步输出16个16位的数据通道和1个16位对齐通道。经40G高速光纤信号数据采集系统的测试,符合采集系统发送模块性能要求。

基于IPCore的FFT仿真与硬件实现

由于目前CDMA快速码捕获系统对捕获速度的要求越来越高,而目前使用比较普遍的码捕获方法是基于FFT的快速码捕获。因此开发出一种快速简单实用的FFT计算方法势在必行。基于Cooley-Tukey提出的算法,实现了一种基-4FFT的FPGA设计方法。利用FPGA的丰富资源以及灵活的IPCore功能,使设计流程大大简化,为实现FFT算法提供了一种方便快捷的方法。仿真和实验结果证明,该方法准确可靠,计算速度快,相比于以前的算法,该方法提高了至少一倍的运算速度。