针对DRFM(Digital Radio Frequency Memory,数字射频存储器)系统在进行信号特征识别和分类时,对历史数据进行细微特征提取存在的存储容量和速度不足的问题,本文设计了一款高速大容量SDXC卡阵列存储器。经过实验验证,该存储器通过SD总线...针对DRFM(Digital Radio Frequency Memory,数字射频存储器)系统在进行信号特征识别和分类时,对历史数据进行细微特征提取存在的存储容量和速度不足的问题,本文设计了一款高速大容量SDXC卡阵列存储器。经过实验验证,该存储器通过SD总线能实现FPGA和SDXC卡阵列之间的数据交换,并且能连续存储FPGA传递的信号信息,其存储容量达到1.5 TB,读取速率达到234.43 MB/s。该设计已经成功应用于DRFM系统,并且满足系统对存储容量和读取速度的要求,具有较高的应用价值。展开更多
针对数字射频存储器(Digital Radio Frequency Memory,DRFM)系统在进行对外部输入信号采集时,对高稳频率源需求问题,提出了一种基于两级锁相环的多通道低相噪同步频率源设计方法,实现了6路在2.26~2600 MHz范围内任意频率信号输出。通过...针对数字射频存储器(Digital Radio Frequency Memory,DRFM)系统在进行对外部输入信号采集时,对高稳频率源需求问题,提出了一种基于两级锁相环的多通道低相噪同步频率源设计方法,实现了6路在2.26~2600 MHz范围内任意频率信号输出。通过线性叠加的方法,理论分析了锁相环中相位噪声的模型,并根据相位噪声的来源进行优化设计。最后对频率源电路杂散和相位噪声进行测试,测试结果表明该频率源电路输出1.25 GHz频率时的杂散抑制优于-60 dBc,相位噪声抑制优于-104.91 dBc/Hz@500kHz。展开更多
文摘针对DRFM(Digital Radio Frequency Memory,数字射频存储器)系统在进行信号特征识别和分类时,对历史数据进行细微特征提取存在的存储容量和速度不足的问题,本文设计了一款高速大容量SDXC卡阵列存储器。经过实验验证,该存储器通过SD总线能实现FPGA和SDXC卡阵列之间的数据交换,并且能连续存储FPGA传递的信号信息,其存储容量达到1.5 TB,读取速率达到234.43 MB/s。该设计已经成功应用于DRFM系统,并且满足系统对存储容量和读取速度的要求,具有较高的应用价值。
文摘针对数字射频存储器(Digital Radio Frequency Memory,DRFM)系统在进行对外部输入信号采集时,对高稳频率源需求问题,提出了一种基于两级锁相环的多通道低相噪同步频率源设计方法,实现了6路在2.26~2600 MHz范围内任意频率信号输出。通过线性叠加的方法,理论分析了锁相环中相位噪声的模型,并根据相位噪声的来源进行优化设计。最后对频率源电路杂散和相位噪声进行测试,测试结果表明该频率源电路输出1.25 GHz频率时的杂散抑制优于-60 dBc,相位噪声抑制优于-104.91 dBc/Hz@500kHz。