嵌套式斩波运放的分析与设计

针对传统的斩波运放具有大残余失调的特点,设计了一个嵌套式斩波运放。基于SMIC0.18μm工艺,通过Spectre仿真工具进行验证与仿真,运放的开环增益达到78.3dB,共模抑制比达到112dB。在斩波频率fchophigh=10kHz、fchoplow=500Hz的条件下,通过使用非匹配斩波开关,分别对单斩波和嵌套式斩波运放进行仿真。结果表明,嵌套式斩波技术能有效减小残余失调的影响。适用于带宽较低的微弱信号检测与处理电路,如传感器前端读出电路和音频信号放大电路等。

功率VDMOS器件的研究与发展

简要介绍了垂直双扩散功率场效应晶体管(VDMOS)的研究现状和发展历史。针对功率VDMOS器件击穿电压和导通电阻之间存在的矛盾,重点介绍了几种新型器件结构(包括沟槽栅VDMOS、超结VDMOS、半超结VDMOS)的工作原理和结构特点,以及其在制造工艺中存在的问题。对不同器件结构的优缺点进行了比较分析。对一些新型衍生结构(包括侧面多晶硅栅VDMOS、边氧沟道VDMOS和浮岛VDMOS)的特点进行了分析,叙述了新型SiC材料在VD-MOS器件中应用的最新进展,并指出了存在的问题和未来发展趋势。