H.264/MPEG-4AVC视频编码器性能评估

H.264和以往的视频标准相比,由于采用了许多新的编码技术,使得压缩效率有了很大的提高。但是,相应的计算复杂度也大大增加了。文章主要讨论这些新的编码技术对压缩效率的影响,以便根据不同的实际应用情况配置编码器,从而在特定硬件平台上达到压缩效率与计算复杂度的最优分配。

(2,1,7)维特比译码器的并行算法实现

在卫星通信中，高、中速卷积码的应用极为广泛，译码器的硬件实现一直受速度的制约，随着微电子技术的发展，可编程器件的广泛使用，对于中高速(2，1，7)卷积编码的Viterbi(维特比)译码器，完全由硬件实现已成为可能。在并行算法设计中，ACS运算器的硬件规模占了整个译码器硬件的一半以上，如果在FPGA(可编程门阵列)中使用多路复用技术来实现(2，1，7)Viterbi译码，可以减少约2／3的器件规模。

EDA技术中优化器件逻辑资源的设计方法

以目前国内外应用广泛的ＬＡＴＴＩＣＥ公司的ＨＤＰＬＤ和ＡＢＥＬ－ＨＤＬ硬件设计描述语言为例，从器件结构，语法特点和描述方法三个方面讨论了在ＥＤＡ中优化器件逻辑资源的方法。其中大部分方法也适用于其它类型ＨＤＰＬＤ的设计。