基于ZYNQ平台的卷积神经网络加速器设计与实现

针对卷积神经网络模型规模较大,以及嵌入式系统计算资源有限的问题,提出一种基于ZYNQ平台的卷积神经网络加速器设计方案。采用软硬件协同设计的原则,首先,在FPGA端设计图像、参数输入模块;然后,利用FPGA并行计算技术实现卷积层和池化层运算,并通过摄像头采集手写数字图像与LCD显示结果;最后,在嵌入式平台上实现手写数字识别。实验结果表明,卷积层和池化层的运算速度比ARM平台提高了2.68倍。