DDC数字下变频ASIC电路设计

为了利用ASIC电路实现数字下变频的功能,分析了数字下变频的结构,采用正向设计方法并利用硬件描述语言Verilog实现各模块的功能,最后基于0.13μm工艺实现版图设计,完成ASIC电路流片。

基于NiosⅡ的片上多核处理器系统设计

采用ALTER的32位NiosII软处理器，利用SOPC设计技术开发了同构多核片上处理系统，系统共用三个处理器，其中两个处理器资源共享，用于中值滤波3×3和5×5窗口图像处理，一个处理器相对独立工作，用于控制外围输出接口电平变化，在FPGA平台上验证了多核处理器协同工作原理，较为系统地掌握了片上多核系统结构设计的关键技术，为下一步设计多核处理器系统芯片打下了坚实基础。

采用JFM7201的北斗基带数字接收通道设计

北斗卫星导航定位系统是我国自行研制的,它采用直接序列扩频技术,只有当扩频码完全同步之后才能解调出信息码。因此,对于扩频码的捕获和跟踪就成为一个非常重要的环节,基带信号处理就可实现这样的功能。JFM7201芯片是一款基带信号处理芯片,与相关的处理器配合,可以实现信号的捕获、跟踪、解调以及输出位置、速度和时间的相关信息,是北斗接收机一种比较好的实现方式。

浅谈FPGA验证的一些技巧

FPGA验证是保证数字电路源代码设计正确、规范、可靠的重要手段，在FPGA验证的设计输入、功能验证、前后综合、布局布线、时序验证等环节分别采用了一些设计技巧，可以大大提高FPGA验证的效率和可靠性。

基于ETS-868测试系统的数字集成电路测试开发

ETS-868数字集成电路测试系统是一款面向大规模数字集成电路测试的通用测试系统，其测试开发流程主要有：对被测电路进行可测试性评估、测试接口板设计制作、测试定义设置、测试向量转换和调试、直流参数测试编程、交流参数测试编程、功能测试编程、自动测试程序建立等。

一种基于APB总线接口的高精度频率采集控制器设计

传统频率采集常用微控制器内部定时器实现,但内部定时器存在响应延迟,计数时会损失CPU响应时间、影响系统中断等,在需要高精度频率采集应用场合不适用。为此,文中设计一种专用的频率采集控制器IP,内置6个独立的可编程计数器阵列和6个独立的的捕捉模块,计数器时间基准的时钟采用与捕捉模块一致的时钟频率,可配置为与APB总线接口工作频率相同的时钟,或者是APB总线工作时钟的2分频、4分频、8分频,每路捕捉模块都可实现上升沿、下降沿、双沿采样等功能。通过频率采集内部FIFO,实时记录当前信息,计算频率发生次数,采集精度最小可达到10 ms。所设计频率采集控制IP集成通用AMBA APB总线接口,可直接应用于微控制器设计中,实现对输入信号高精度采样的功能,具有高实时性、多路同时高精度采样等特点。

一款双通道抗静电保护电路设计

文章介绍了一种双通道抗静电保护电路的设计过程和设计方法,并通过仿真计算验证了设计结果的正确性,最后介绍了版图设计的要点及工艺加工的关键难点。该保护电路主要用于USB端口的抗静电保护,比如计算机、笔记本电脑的USB接口,和U盘、手机等移动数据终端的USB接口。

一种含负延迟的数据采集系统设计

一种数据采集系统将外部送入的模拟信号，经过ADC转换为数字信号写入存储器中，根据不同的地址配置参数，生成相应的写地址和读地址，从而使存入存储器中的数据具备一定的结构，并且按照一定的顿序读出。该系统的主要特点是采集存储的数据中包含负延迟数据，并且采集方式可以配置为不同次数的多次触发模式。主要结构包括ADC、采集策略、地址发生器和存储器。

MIC总线控制器专用集成电路的测试设计

本文简述了利用FPGA集成了MIC总线控制器远程模块专用集成电路测试所需的32位串行曼彻斯特数据编码/解码功能模块、数据存储模块及较为复杂的[hy346511]时序控制模块,较为容易快速地实现了MIC总线控制器的功能测试。

一种多核SoC系统的多源看门狗设计技术

介绍了一种内含多个DSP处理器核的SoC系统中的看门狗电路。随着对大规模SoC系统可靠性和稳定性要求的提高,在多核SoC系统中设计看门狗电路能够对多个处理器核进行监控和异常情况处理,并自动重启恢复SoC系统的工作。介绍了该多核SoC系统中的看门狗硬件逻辑和功能特性,并对看门狗工作流程和多核多源看门狗相互协调技术的运行方法进行了说明。测试结果表明,所设计的多核SoC系统中的多源看门狗能够监控SoC系统的运行状态,并在核定周期时间内在没有接收到喂狗信号后复位整个SoC系统,自动复位后重新工作。

一种Ka波段点频锁相频率源设计

针对某射频系统特殊空间小型化布局需求,采用取样锁相与倍频放大混合集成技术,研制Ka波段点频源。介绍利用ADF4016频率合成器、压控振荡器、MSP430单片机等设计方案研制X波段点频锁相源,再通过倍频、放大、滤波等链路方案实现Ka波段点频源。测试结果表明,Ka波段点频源工作频率、相位噪声、输出功率等技术指标同设计相吻合。

HDLC协议控制器电路设计

高级数据链路控制规程（HDLC）是国际标准化组织ISO提出的适用于链路层的通信规程，作为一个国际标准协议，目前已在许多数据通信系统和计算机网络中广泛使用。本文主要介绍了HDLC协议控制器的电路设计以及实现方法，对其中的发送、接收模块进行了分析，并给出了仿真波形图，最终在单片FPGA上实现设计功能。

基于FlexRay总线的无人机通信网络设计

阐述FlexRay总线具有传输性能好、速度快等优点,它被广泛应用于无人机通信领域,为了研究小型固定翼无人机的通信,模拟基于Flexray总线的无人机通信系统。将每一个无人机设备搭载传输节点,设计完整的无人机通信网络,对设计的网络进行数据传输验证。实验结果表明,设计的基于FlexRay总线的无人机通信网络可以准确通信,实现多功能数据收发,满足无人机分布式控制系统的可靠性和精准性要求。

基于FPGA的等精度多通道数字频率计

针对早期的频率计采用分立元件设计中周期长、稳定性差,并且成品体积大、功耗高,提出了一种以现场可编程逻辑门阵列FPGA为核心,基于等精度测量频率的原理,利用Verilog硬件描述语言设计实现了频率计功能。采用MPC5634单片机与FPGA通信,将得到的数据运算处理,利用液晶显示器LCD1602对测量的频率、占空比、时间间隔等实时显示,充分发挥FPGA的高速数据采集能力和单片机的高效计算与控制能力,使两者有机地结合起来。重点介绍了频率信号采集的硬件组成结构和软件设计流程。实验结果表明,经过整体测试流程,可以满足高频、高精度的测频要求,并大大降低功耗。