基于FPGA的八通道高速ADC的时序设计

针对八通道采样器AD9252的高速串行数据接口的特点,提出了一种基于FPGA时序约束的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据,利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和保持时间的要求,实现并行数据的正确输出。最后通过功能测试和时序测试,验证了设计的正确性。此方法可适用于高端和低端FPGA,提高了系统设计的灵活性,降低了系统的成本。

多通道高速ADC硬件设计

为了减小多通道高速ADC的芯片面积,通常采用高速串行输出,这对电路设计时信号完整性提出了较高的要求。AD9252AD9252是Analog Devices公司一款8通道,14bit的模数转换器,内置片内采样保持电路,最高采样率为50MSPS。

GMSK调制解调的硬件设计

引言GMSK是一种连续相位调制方式,是在MSK调制之前加入了高斯低通滤波器,使得信号的频谱宽度更小,同时抑制了相邻频带信号间的相互干扰。因而在GSM、GPRS、EDGE、无线局域网等通信领域中获得了广泛的应用。GMSK通常采用模拟设计方法,但是模拟电路实现方式灵活性低,参数难以精确实现。随着大规模集成电路的发展,