体内注入TrenchMOS模型研究

围绕TrenchMOS的击穿电压BVds、特征导通电阻Ron和栅漏电荷Qgd这三个最重要的特性指标,对TrenchMOS进行分析和改进,提出了体内注入TrenchMOS的概念。体内注入结构巧妙利用体内耗尽层分压的方法优化器件特性。专业软件Medici的仿真结果表明:改进结构在同样的耐压水平下,能减小器件导通电阻44.73%、栅漏电荷19.51%,并且工艺兼容、附加工艺少。

基于Innovus的低功耗物理设计

为了减少芯片功耗,可靠的低功耗物理设计必不可少。基于新一代布局布线工具Innovus,分四个部分阐述了新的低功耗物理设计流程。这些内容包括:基于低功耗的物理库设计;低功耗布局和优化、基于输入向量的功耗优化;低功耗时钟树协同设计CCOPT(clock concurrent optimization);时钟树后低功耗优化。Innovus作为Cadence全新的布局布线工具,提供基于Giga Opt引擎的功耗驱动优化和高级时钟树协同优化(CCOPT)等方法,有效帮助设计者实现低功耗芯片设计。全新的低功耗物理设计可改善芯片数字逻辑15%功耗。

低功耗时钟树的结构分析和缓冲器优化

低功耗芯片设计的关键之一是低功耗时钟树设计。本文首先讲解了"时钟树消耗"概念作为评估低功耗时钟树水平的指标,然后提出了三种低功耗时钟树结构分析方法,分别是:基于子时钟树的"平衡缓冲器消耗"检查,时钟再汇聚路径检查和时钟单元连接检查。通过这些方法,可以找到时钟树中的低效结构,改进时钟树功耗。最后,文章介绍了一种时钟树的直接优化方法,通过查找和删除冗余时钟缓冲器,改善时钟树效率、降低时钟树消耗。

低功耗时钟树设计的结构分析和优化

现在芯片设计的低功耗要求越来越高,由于时钟树通常占据芯片30-40%的门电路功耗,所以低功耗时钟树设计在低功耗芯片设计中非常重要。本文首先提出"时钟树花费"概念作为评估低功耗时钟树的指标,并指出减小"时钟树花费"的关键是减少时钟树上的"平衡缓冲器",然后提出三种时钟结构分析方法,它们分别是时钟叶节点深度分布检查、冗余扫描时钟选择器检查和基于时钟路径的"平衡缓冲器花费"检查。运用这三种方法,找到时钟树设计的低效能点,然后通过更改时钟设计或者更新时钟树设计规范的方法来减小"时钟树花费",降低时钟树功耗。