一种通信收发电路的设计及其特性分析

阐述一种低功耗、高ESD性能的通信收发芯片,该芯片遵循的RS-485标准。针对该芯片的特性做出详细介绍,包括该芯片的整体功能、框图和引脚定义以及典型应用。探讨芯片特有的记性判断功能和相关电路设计,给出该芯片的ESD设计思路,包括芯片应用在通信电路的信号设计中,需要考虑的关键技术。

一种采用DEM译码的16 bit高性能数模转换器的设计

分析了目前分段电流舵数模转换器（DAC）在动态性能提升和芯片面积缩小等方面的局限性。提出了动态元件匹配（DEM）译码技术。设计了16 bit DAC中的DEM译码电路结构,分析了DEM译码技术的原理。对该16 bit DAC的动态性能等进行了详细仿真,并完成了整体版图设计。该DAC核心部分芯片面积仅为2. 2 mm^2。采用0. 18μm CMOS工艺完成了该DAC的加工和性能参数测试。在1 GHz采样率和100 MHz输入信号频率条件下,该DAC的无杂散动态范围约为67 dB,三阶互调失真约为76 dB,整体性能优于目前同类研究成果。

一种16位1 GHz四开关电流舵DAC

分析了电流舵DAC中传统差分开关的缺点,采用了一种优化的四相开关结构。采用MOS电流模逻辑进行开关编码信号的限幅,以削弱电荷馈通效应。在此基础上,采用时钟交叉点配置电路,实现对DAC开关交叉点的精确控制。基于动态元件匹配译码技术,实现对电流源单元的随机调用。对该16位DAC进行了仿真和整体版图设计,其核心部分的芯片面积仅为2.2 mm^2。采用0.18μm CMOS工艺,对该DAC的性能参数进行了测试。测试结果表明,在1 GHz采样率和100 MHz输入信号频率的条件下,该DAC的无杂散动态范围约为67 dB,3阶互调失真IMD3约为76 dB,整体动态性能较好。

一种应用于高精度数模转换器的DEM译码器的设计

高精度数模转换器目前一般采用分段式电流舵架构,这种结构可有效节约版图面积,但也存在输出信号中出现与输入信号强相关的误差。本文设计了一种新型的DEM译码器来替代传统数模转换器中的温度计码译码器,在译码过程中实现对DAC内部电流源的随机调用,从而可有效降低输出信号中与输入信号强相关的误差。

双极型晶体管共基极放大电路的Multisim仿真与测试

本文探讨了利用Multisim软件对双极型晶体管共基极放大电路特性仿真和测试和方法,通过这种教学活动安排,加深学生对器件性能和应用的理解,提升学生的应用实践能力,融入1+X证书标准中所要求的技能点,为微电子技术专业后续课程的学习奠定基础。

一种应用于高精度数模转换器的带隙基准电压源的设计

高精度数模转换器内部一般集成有带隙基准电压源,其作用是为数模转换器内部电路提供参考电压,带隙基准电压源参考电压的精度和抗干扰能力直接决定了整个数模转换器的稳定性。本文介绍了一种高精度、低温度系数的带隙基准电源源电路的设计,并对带隙基准电压源的启动电路、温度系数以及电源电压抑制比进行了仿真,结果表明本次设计的带隙基准电压源电路具有低温度系数、高电源电压抑制比的特点。

依托虚拟仿真教学设计提升微电子专业学生实践技能的研究

针对微电子技术专业的特点,以我院微电子专业虚拟仿真教学资源和建设和应用实践,探索虚拟仿真教学对学生实践技能的影响。

面向心电信号识别的卷积神经网络动态加速平台

本文提出了一种基于最优结构搜索的心电信号识别平台设计,通过控制端训练控制神经网络搜索子神经网络最优结构,并生成硬件加速端上子神经网络结构的结构参数,把最优结构的结构参数和再训练的权重系数生成配置文件传输给硬件加速端,完成神经网络的推论。本设计能够动态地对硬件加速端的子神经网络进行最优结构搜索,并完成最优结构的子神经网络的推论过程。

一种应用于高精度数模转换器的LVDS信号接收器的设计

LVDS信号是一种低功耗、高速度的信号传输技术,其具备低功耗以及低噪声的优良特性,非常适合作为高精度数模转换器的输入信号。本文介绍了一款高精度数模转换器内部的LVDS信号接收器电路,分别介绍了信号接收器的预放大器、电压比较器、整形缓冲器电路的设计,并对系统整体进行了功能性验证。