一种降低DSP芯片总线功耗的设计方案

介绍了一种低功耗总线设计方案,在设计方案中提出了一种新的编码算法,并将其与一种低功耗译码器结合来降低总线的功耗。试验中选取了一些常用的DSP算法,结果证明这种方法可以有效降低DSP处理器中数据总线和地址总线的功耗,平均可达到对数据总线降低21.56%和对地址总线降低40.29%。

目标设置对高校大学生体育锻炼坚持性的影响

在社会高速发展视角下,高校大学生作为社会主义建设者、接班人和中华民族伟大复兴梦的实现者,其自身身体素质受到极大关注。坚持体育锻炼,无疑可以强健大学生体魄并促进大学生身心健康发展。因为目标设置会影响大学生体育锻炼的坚持性,所以摸清其产生的实质影响,对今后高校大学生坚持参与体育锻炼有重要意义。该文以某地高校大学生为研究对象,试图全面且客观地认识目标设置对高校大学生体育锻炼坚持性的影响,后续补充若干建议,促进我国高校育人质量不断提升。

芯片样品验证平台自适应和同步测试功能的设计与实现

目前,芯片设计公司在对量产级的芯片进行样品验证时,传统的样品验证方法大多是基于芯片自身特点来设计相应的测试设备,然后通过测试夹具对芯片样品逐一测试,不同的芯片会设计不同的测试设备。提出了一种自适应且可同步测试的样品验证平台方案,既可以实现同时测试多颗芯片,也可以对不同接口的芯片进行测试;既可以进行可靠性实验测试,也可以进行其他功能的测试,大大节省了测试设备的维护成本,提高测试效率。

轻量级LBlock算法硬件实现与研究

随着物联网与密码技术的发展,轻量级密码算法在射频识别(radio frequency identification,RFID)等领域得到越发广泛的应用。文章主要对LBlock算法的硬件优化实现和安全防护进行了研究,研究内容包括:设计独立模块进行轮运算和密钥拓展,通过循环迭代的结构优化算法面积,然后使用存储单元存储子密钥优化密钥生成流程,同时对加入随机掩码的轮迭代与S盒生成进行说明,最后使用Synopsys VCS数字逻辑仿真器和Verdi验证模块功能,并通过集成软件环境(integrated software environment,ISE)以及Design Compiler将设计综合为门级网表,得到加解密模块占用逻辑单元156slices、411LUT、以及2987.5 GE(等效与非门数)的综合面积和627 Mbps的吞吐量。实验结果表明,LBlock算法模块设计的整体面积与资源消耗较小,并具有较高吞吐量,可以适用于资源受限的硬件实现。

基于卡方检验的随机数在线检测方法的实现

随着信息安全与通信技术的发展,随机数在安全芯片、保密通信等领域得到了广泛应用。为提高随机数在线检测速度,针对128 bit、256 bit和512 bit中每种随机数检测长度,通过推导去除卡方检验公式中计算复杂的部分,得到易于硬件实现的公式,并对公式进行硬件优化与实现。通过VCS和Verdi仿真,验证了设计的正确性。采用Design Compiler工具,基于UMC55工艺库,将设计综合,得到了面积为1 411 GE(等效与非门数)的128 bit卡方模块。在实现较小面积的同时,达到了较为显著的优化效果。512 bit卡方模块与软件实现对比,速度提升50.08%,达到较高的随机数在线检测速度。该模块适用于需求较小面积和较高速率的硬件实现场景。

基于原子防护的SM2算法实现及简单功耗分析

SM2算法是中国商用椭圆曲线公钥密码标准算法。SM2算法实现过程中如不加防护措施,攻击者利用简单功耗分析(simple power analysis,SPA)即可破解私钥。为有效防御SPA攻击,提高算法性能,以安全芯片为基础,针对椭圆曲线标量乘运算采用优化的原子防护方法,软硬件实现了SM2算法。同时搭建安全评估环境,进行安全分析实验。结果表明,原子块内功耗波形变化规律基本一致,但原子块间局部功耗波形随着标量乘系数比特值不同而存在明显差异,从而导致私钥泄露,成为信息安全隐患。针对泄露位置进行原因分析,提出了改进的实现策略。实验结果表明所提出的策略可有效抵御SPA攻击。

一种提升Nor Flash擦写热点寿命的方法

目前市场上通用的Nor Flash存储器,每个擦写单元的循环擦除/编程寿命一般在10万次左右,超过该寿命后Nor Flash将工作在不稳定状态,甚至造成信息数据读写失效。本文详细阐述了一种基于热点区域地址映射的Nor Flash动态损耗均衡方法。该方法通过设计特定的Nor Flash硬件结构,结合扇区内地址映射的方式,可以有效提升flash热点区域的擦写寿命。