来华留学生计算机组成原理课教学方法初探与思考

计算机组成原理课是本科计算机、软件工程相关专业的核心学科基础课。结合来华留学生们独特的多元文化的特点,对留学生可进行分层次培养教学实践,从而提高课程教学质量。

面向可配置产品设计的群体客户偏好配置特征融合技术

为使可配置产品设计尽可能表达群体客户的需求,对群体客户配置偏好进行了研究。面向可配置产品设计定义了配置特征、配置特征集、配置特征向量、偏好因子向量,并给出了相关概念的形式化描述;在此基础上,提出了附加偏好因子的不对称距离的概念及相关定理,建立了附加偏好因子总体距离最小的配置特征融合算法。以自行车悬叉的客户偏好配置为实例,采用多项式拟合方法验证了偏好配置特征融合方法的可行性。

基于AXI总线的MicroBlaze双核SoPC系统设计

目的是利用嵌入在Xilinx FPGA中的MicroBlaze核实现基于AXI总线的双核嵌入式系统设计以及共享实现LED灯的时控。对于共享实现LED灯时控的方法是通过在两个低速总线之间加入一个axi2axi_connector实现axilite总线上的slave共享。对于实现双核之间的通信主要方法是利用mailbox和mutex完成核间通信。硬件平台采用的是Xilinx FPGA Spartan-6Atlys板,软件平台是Xilinx EDK,主要使用的是XPS(硬件设计)和SDK(软件设计),开发出了运行在FPGA上的基于MicroBlaze双核的嵌入式系统,得出了核间通信的可行性以及共享slave实现LED灯时控的实用性。

Spartan 6上嵌入式网络服务系统设计实现

随着FPGA在嵌入式领域的快速发展和网络技术的日益成熟,基于FPGA的网络开发成为嵌入式系统研究的重要分支。本文系统地研究了FPGA网络通信,并成功运用Xilinx开发平台EDK构建一个基于总线AXI4的嵌入式网络服务系统。系统包括硬件系统设计和软件程序设计,即采用MicroBlaze微处理器软核,Xilkernel嵌入式操作系统和lwip以太网协议,实现了通过Web浏览器对开发板的实时控制和网络数据回传的实时显示。这一设计在Spartan 6 Atlys开发平台上得以实现和验证,为需要使用该系列开发板进行的网络通信设计提供了很好的指导作用。

基于FPGA的32位RISC微处理器设计

提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流水线级数而引入的流水线数据冲突问题给出了完整的解决方案。此外还设计了一种流水线结构的动态分支预测器用以解决微处理器分支冒险问题,其优点在于既能降低微处理器的CPI,同时又不会使流水线出现局部逻辑拥堵从而降低微处理器的主频。最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证。在FPGA芯片上的运行时钟频率可达146.628 MHz。

基于OBB包围盒碰撞检测算法的改进

碰撞检测问题是计算机仿真领域的基本问题之一,随着现在计算机硬件的快速发展,碰撞检测问题已经成为制约整个领域发展的瓶颈之一。在多种碰撞检测算法中,基于方向层次包围盒的算法是一类被广泛应用的算法,这类算法使用一种层次包围盒树的数据结构,树的叶子节点所包含的包围盒实际上是一个三维空间矩形,利用叶子节点中矩形包围三角形的特点以及在矩形相交测试阶段计算得到的结果,新的算法对方向包围盒碰撞检测算法中的三角形相交测试算法进行了改进。在原算法中,测试两个三角形相交之前需要将待测的两个三角形转换到同一坐标系中,而新算法中用包围盒的坐标代替三角形的坐标则可以省去这一步。改进算法相比原算法减少了大量冗余的坐标变换操作。

一种快速的双重层次包围盒碰撞检测算法

传统的包含方向包围盒(OBB)的混合包围盒结构大多只是利用了OBB的紧密性特点,没有对OBB之间的相交测试进行改进,而OBB相交测试却占了这类算法的大部分运行时间。基于此,提出一种基于AABB-OBB双重包围盒的碰撞检测算法,外层的AABB可以快速排除分离距离较大的模型对,而当AABB相交时,与传统需要检测15条潜在分离轴的方法不同,内层的OBB之间的相交测试只需检测特定的5条分离轴。最后在算法的基本图元相交测试阶段,利用OBB之间相交测试所计算的中间值代替三角形的坐标值,省去不同模型中的三角形坐标变换,这一步骤进一步提升了整个算法的效率。

基于FPGA的16位堆栈处理器的设计

设计了一款面向嵌入式控制领域的16位堆栈处理器,该处理器包含两个堆栈:执行数学表达式的数据堆栈和支持子程序调用的返回堆栈,其指令集含35条堆栈指令.详细给出了该堆栈处理器的体系结构及设计方法;不仅采用简单有效的指令编码方式缩小了代码体积,同时给出了单周期操作多个堆栈元素的解决方法.该处理器采用FPGA实现,在XC5VLX110T芯片上的运行时钟频率最高达到146.7MHz.最后给出了设计的软件仿真与硬件综合结果.

基于尺寸建立个性化人体模型的方法

近年来,人体模型定制已成为计算机图形学领域的重要研究课题之一。文中提出一种基于少量人体尺寸生成个性化人体模型的方法——分块优化法。首先,根据MPI人体扫描模型数据库获得人体外形形变参数与尺寸参数,采用线性相关分析方法实现由若干尺寸恢复完整人体尺寸集。其次,通过参数优化的线性回归方法分析各部位三维人体外形参数与二维尺寸数据之间的关系,并根据输入尺寸对人体模型进行进一步精调。实验表明,上述方法能够生成准确反映人体外形的人体模型。

基于哈佛结构的单周期堆栈处理器设计

本文设计了一种基于Forth语言的堆栈式16位单周期处理器,该处理器含有深度为32的数据栈、返回栈和哈佛存储结构,其指令集包括29条指令,它的所有指令均在单个周期内执行完成.此处理器在Xilinx公司的XC5VLX110T FPGA开发板上实现的最高时钟频率为162.7MHz.本文首先介绍了此处理器的设计方法、整体结构和指令集,然后分析指令单周期执行的机制,最后给出了处理器的仿真和综合结果及其分析.

基于OpenCL的Lammps短程力算法优化研究

Lammps是用于分子动力学模拟及其相关问题的一款开源软件,可利用其了解固体、液体性质,应用广泛。支持使用CUDA及OpenCL进行GPU加速。因OpenCL具有跨平台特性,将其作为研究重点。总结了OpenCL内核编程中需要注意的设计原则并阐述了一种改进的阿姆达尔定律用于衡量异构平台理论加速性能。测试了Lammps短程力计算在Y485P平台下的性能参数。通过对短程力计算中的关键部分如邻接表的建立及短程力计算部分的内核代码进行优化,使其取得了更好的加速效果。

基于多核系统的2D-Mesh片上网络的设计研究

针对传统总线系统架构的缺点,为提高多核系统性能,设计了一个2D-Mesh Network-on-chip(NoC)片上网络,通过片上网络中的路由器来连接芯片上的各个处理器核,实现核间通信.2D-Mesh拓扑结构、电路交换技术和XY路由算法保证了系统的延迟和吞吐量,硬件设计语言Verilog HDL物理实现NoC.利用Altera公司的FPGA开发板对本文设计的片上网络NoC进行测试,测试结果表明本文所设计的片上网络是正确的,能有效的完成系统通信.

基于FPGA的六级流水线MIPS处理器设计

设计出了一种兼容MIPS指令集的32位六级流水线嵌入式处理器.六级流水线的划分平衡了各个阶段的任务.并详细介绍了数据冲突和控制冲突的解决方法.该处理器使用FPGA实现,在DE2芯片上的运行时钟频率可达81.7 MHz.最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证.

基于Nios Ⅱ软核的多核处理器系统的设计与实现

本文设计了一个基于FPGA解决方案的多核处理器系统,整体上提高了系统性能,解决了单核处理能力提升受到的制约。通过对多核系统体系结构和核间通信技术的研究,最终实现了一个利用互斥核实现资源共享的双Nios Ⅱ软核处理器系统,并在Altera公司的FPGA开发板DE2上进行测试,测试结果表明所设计的双核系统能稳定运行。

双MicroBlaze软核处理器的SOPC系统设计

设计了一款基于双MicroBlaze软核处理器、面向嵌入式领域的SOPC系统,在信息处理繁忙的情况下,实现两软核处理器之间的同步、通信和中断功能,提高信息吞吐率和系统灵活性,降低设备尺寸。两处理器之间通过Mutex模块实现同步功能,通过Mailbox模块实现通信和中断功能,通过共享BRAM模块实现大块通信功能,并进行了有效的功能验证。该SOPC系统在XUPV5-LX110T开发板上得到验证。测试结果表明,两软核处理器之间有效地实现了同步,通信和中断功能,达到了预期的效果,验证了方案的有效性。

堆栈处理器代码生成器的设计与实现

堆栈处理器是一种面向嵌入式控制领域的处理器,其执行过程不依赖于通用寄存器而是硬件堆栈。文中以一款基于FPGA设计的16位堆栈处理器为平台,研究如何将一个C源代码转换成能够被目标处理器汇编器识别的汇编指令。为了能够迅速有效地实现代码生成器,文中选用LCC。LCC是一款可变目标的C编译器,通过重新书写目标处理器的描述文件,LCC可以生成特定处理器的汇编指令。文章的最后通过一个简单的测试证明了C语言是可以移植到堆栈处理器上的。

基于OpenCL的双GPU基数排序算法

为提高基数排序算法在异构并行平台下的资源利用率和算法加速比,提出基于Open CL的双GPU基数排序算法。通过研究并行基数排序思想,以Y485P作为实验平台,使用Open CL技术首先实现单GPU的基数排序算法,之后实现负载平衡的双GPU基数排序。测试结果表明,在使用单GPU时加速比为1.3x,使用双GPU时加速比为2.32x。

二模冗余MIPS处理器的设计与实现

基于二模冗余技术和FPGA动态部分可重构技术设计了一种二模冗余MIPS处理器。处理器可以在不中断系统运行的同时,使用动态可重构技术修复系统故障;通过对系统内部重要模块设置冗余逻辑,保证了系统的稳定性。这两种技术的使用使得本处理器与其他处理器相比具有更高的可靠性和更长的寿命。处理器系统在Xilinx公司XC5VLX110T开发板的上板测试结果表明,此处理器能正常运行。

基于OpenCL的RNA二级结构预测算法

包含假结的RNA二级结构预测在计算分子生物学中一直是一个重要的研究领域,而预测包含任意类型假结结构已被证明为NP完全问题。为了解决此类问题,在CPU平台上实现了一种改进的遗传算法。该算法可预测包含两类假结结构的RNA序列,敏感性可达到0.775,阳性预测率可达到0.822 5。针对基于遗传算法带假结的RNA二级结构预测低效的问题,提出了基于OpenCL的异构并行加速算法。该算法在分析串行算法并行性的基础上,在种群迭代进化阶段进行异构加速,并基于GPU设备和OpenCL编程框架改进算法过程。为验证所提算法的可行性和有效性,基于相同的测试集进行了实验测试。测试结果表明,相对于串行算法,改进后的异构并行加速算法平均可实现2.72倍的速度提升,有效降低了RNA二级结构预测的耗时,提高了算法模拟预测效率。

基于跳频和同步捕获技术的水下无线通信技术研究

本文所阐述的水下无线技术即基于跳频技术和同步捕获技术的水声通信,由于声波在海水中的传播特性显著优越于电磁波和可见光,使得水声技术成为海洋高技术的主要研究领域之一,在国防领域也具有十分重要的研究意义。本文主要论述了水声通信中跳频技术和同步捕获技术的原理、具体算法的实现方案以及部分硬件设施的使用简述,并通过展示实验结果验证算法的可行性。