基于FPGA和DDR3 SDRAM的高精度脉冲发生器设计与实现

文章介绍了一种基于现场可编程门阵列(field-programmable gate array,FPGA)和第三代双倍速率同步动态随机存储器(third generation of double-data-rate synchronous dynamic random-access memory,DDR3 SDRAM)的1 ns精度脉冲发生器的实现方案。该设计在提高精度和增加指令存储空间的同时,兼顾了2 ns精度脉冲发生器多通道、可编程、可与外部时钟同步等特点。最后,通过金刚石中的氮-空位(nitrogen-vacancy,NV)电子自旋拉比振荡实验验证了1 ns精度脉冲发生器相对于2 ns精度脉冲发生器的优越性。

基于FPGA的高分辨率数字脉冲信号发生器的设计与实现

文章以现场可编程门阵列(field-programmable gate array,FPGA)芯片为核心器件,同时使用同步动态随机存储器(synchronous dynamic random access memory,SDRAM)芯片作为存储元件,提出了一种基于FPGA芯片的多通道数字脉冲信号发生器的设计方案,以弥补FPGA内部随机存储器(random access memory,RAM)资源少的缺点。该方案采用直接波形发生方式生成脉冲数据,在向FPGA发送之前对该脉冲数据进行编码以减少通信流量和降低所需的存储空间,且所产生的脉冲信号的最小分辨率达到2 ns。设计集成度高,应用灵活,采用FPGA和SDRAM相结合的方式能极大地降低设计的成本,同时也可以极大地提升系统的存储能力。