期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
基于H.264/AVC的音视频同步压缩方法 被引量:5
1
作者 时美强 李冰 +1 位作者 熊军 赵启林 《电视技术》 北大核心 2009年第10期15-17,27,共4页
利用H.264/AVC标准中DCT系数的奇偶特性,在编码端将音频比特流嵌入到视频DCT系数中一起压缩传输,在解码端解出视频同时根据相应算法提取出音频信息,从而实现音视频的同步压缩。实验表明该方法在不增加数据量的前提下,可以无失真地还原... 利用H.264/AVC标准中DCT系数的奇偶特性,在编码端将音频比特流嵌入到视频DCT系数中一起压缩传输,在解码端解出视频同时根据相应算法提取出音频信息,从而实现音视频的同步压缩。实验表明该方法在不增加数据量的前提下,可以无失真地还原出音频信号,对视频质量影响很小。 展开更多
关键词 音频编码 视频编码 同步 H.264/AVC 离散余弦变换
下载PDF
面向视频处理的粗粒度可重构单元设计 被引量:1
2
作者 赵启林 李冰 +1 位作者 时美强 熊军 《微电子学与计算机》 CSCD 北大核心 2010年第5期82-86,共5页
针对视频处理算法,设计了一种面向视频处理的粗粒度可重构处理单元.它可以执行8位数据的加法、减法、乘法、乘加和求两数差的绝对值等操作,可以有效地支持高计算密度的视频处理算法.可重构处理单元使用Verilog设计,采用CMOS0.18μm工艺D... 针对视频处理算法,设计了一种面向视频处理的粗粒度可重构处理单元.它可以执行8位数据的加法、减法、乘法、乘加和求两数差的绝对值等操作,可以有效地支持高计算密度的视频处理算法.可重构处理单元使用Verilog设计,采用CMOS0.18μm工艺DC综合,面积为97913μm,关键路径为4.51ns,总的动态功耗为4.2mW.完成一次8×8像素块的2D-DCT算法和全搜索块匹配MAD算法分别需要10和15个时钟周期. 展开更多
关键词 可重构处理单元 视频压缩编码 并行计算
下载PDF
H.264/AVC中分像素插值模块的可重构设计
3
作者 熊军 李冰 +1 位作者 时美强 陈多近 《电视技术》 北大核心 2009年第S2期95-98,共4页
针对H.264/AVC中分像素插值算法,提出并实现了4×4基本块的分像素插值模块的可重构流水线结构,具有可并行处理数据和连续插值等优点,同时利用该结构设计了其他块模式。在UMC0.18μm工艺下,最大频率140MHz时,综合逻辑门数为32×... 针对H.264/AVC中分像素插值算法,提出并实现了4×4基本块的分像素插值模块的可重构流水线结构,具有可并行处理数据和连续插值等优点,同时利用该结构设计了其他块模式。在UMC0.18μm工艺下,最大频率140MHz时,综合逻辑门数为32×103门,能够满足HDTV视频图像实时处理的要求。 展开更多
关键词 H.264/AVC 分像素插值 硬件架构 可重构
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部