基于FPGA的单精度浮点数乘法器设计

设计了一个基于FPGA的单精度浮点数乘法器。设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能。本设计在AlteraDE2开发板上进行了验证。

基于FPGA光纤扰动检测算法的设计与实现

目前光纤通信应用日益广泛,通信的保密性也变得越来越重要。光纤扰动检测技术,是保密光通信和光纤侵入预警等光纤应用系统的核心技术,通过检测光纤中传输信号的强度变化,分析出是否有外界侵入。当前常用的扰动检测方法,存在系统构架庞大、应用模式狭窄、速度慢等缺点。利用FPGA并行处理结构及丰富的逻辑资源等特点,设计了基于FPGA纯硬件方式实现光纤扰动检测的算法。设计采用寄存器传输级(RTL)硬件描述语言Verilog HDL,利用交叉相乘的处理方式,完成了光纤扰动检测算法在FPGA上的实现。整个系统基于Altera公司的CycloneⅡ系列EP2C35F672C6器件于DE2平台上进行了硬件测试,共消耗4092个逻辑资源,最高工作频率达到132.33 MHz,处理完一组实测的光纤扰动400000个数据用时53.8 ms,满足系统检测的要求。

基于FPGA的高性能离散小波变换设计

针对db8(Daubechies 8)小波设计了高速正、反变换系统,用DE2开发板进行了系统验证。正、反变换的最高时钟频率分别达到217.72 MHz和217.58 MHz。对比同类文献中的设计,本设计在最高处理速度方面具有明显优势。基于此,考虑通用性,还设计了一种通用小波变换FPGA架构。该架构通用性强,可高性能实现多种小波变换。采用DA算法、LUT结构、流水线技术等对设计进行了优化。

一种新型的基于FPGA的SMS4密码算法电路设计

提出一种新型的基于FPGA硬件实现的SMS4分组密码算法电路设计。相对于常用的流水线设计方法和迭代设计方法,此设计将流水线和迭代运算相结合,结合了前者较高处理速度和后者较小实现面积的优点,达到了较好的性能,对WLAN商用密码算法的FPGA硬件实现有参考意义。通过Quartus II 8.0软件时序仿真验证了此设计的正确性,并使用以Cyclone II FPGA芯片为核心的DE2开发板验证了此设计的可实现性。

基于Avalon总线的8051 MCU IP核的设计

设计了一款基于Avalon总线的8051MCU IP核。它支持MCS一51指令集,优化内部结构,通过采用流水线技术、指令映射技术、指令预取技术、微代码技术等极大地提高了IP核的工作速度,使IP核在100 MHz时钟下,能够单周期执行一条指令。本设计使用Modelsim软件完成了功能仿真和时序仿真,并在以Altera公司的Cyclone Ⅱ FPGA芯片为核心的DE2开发板上完成了硬件验证。