小透光率浅沟槽隔离刻蚀在线量测与形貌和缺陷的研究

随着CIS技术的发展和广泛应用,小透光率(Transmission rate,TR)的浅沟槽刻蚀得到最为广泛的应用。针对浅沟槽刻蚀,特别是小透光率的浅沟槽隔离刻蚀,研究如何在不同透光率掩模版上精确控制浅沟槽隔离刻蚀的线宽,深度,膜厚,形貌及优化缺陷的方法,主要论述了小透光率浅沟槽刻蚀工艺各关键指标的变化规律,达到稳定电性和良率的目的,该方法对大规模生产起到的巨大帮助与推进作用。

55 nm金属沟槽通孔一体化刻蚀关键尺寸偏差与图形相关性研究

随着超大规模集成电路(VLSI)的特征尺寸不断缩小,在后段铜互联工艺中,为降低接触电阻(RC)延迟的影响,后段集成普遍采用低介电常数材料的双大马士革互连工艺。其中金属硬质掩模一体化刻蚀工艺是迄今为止最为先进的工艺,即能解决传统工艺中所固有的低介电层顶部圆滑化,沟槽间的低介电层厚度变薄,又能解决侧壁角度变小等问题。但是金属阻挡层的引入以及金属沟槽和通孔同时刻蚀的进行,使得产生的聚合物更加复杂,金属互联沟槽关键尺寸受到影响更大。通过收集量产数据,对量产品的关键尺寸偏差和产品图形属性相关性进行分析,得到了刻蚀后关键尺寸和沟槽长度正相关性的创新性结论,可以帮助我们有效地预判新产品的关键尺寸大小,从而提前做出对应调整。

BSI钨刻蚀(WEB)工艺流程对产品质量的影响因素研究

阐述背照式图像传感器(Backside Illumination,BSI)芯片,将硅片减薄后,在photodiode背面搭建CF及Micro Lens,光线由背面射入,增大了光电元件感光面积,减少了光线经过布线时的损失,以此可以大幅提高CIS在弱光环境下的感光能力。在华力BSI芯片流程中,钨刻蚀工艺是影响芯片光学信号噪音(RTS)的关键步骤,其关键尺寸及氧化层厚度的稳定性决定了产品质量的稳定性。但整个钨刻蚀工艺流程极长,其中多道工序对钨塞的形貌有显著影响,且依赖钨刻蚀工艺的关键尺寸等监控参数评估其工艺稳定性,给钨刻蚀工艺线上参数的管控带来诸多影响因子。通过工艺窗口实验,线上异常数据分析等方式,系统评估了钨刻蚀工艺线上监控参数与产品质量的关系,并详细讨论了BSI钨刻蚀整段工艺流程中前道工序对钨刻蚀后线上监控参数的影响,提出了各道工艺的影响机理及其对产品质量的影响因素。数据显示当钨刻蚀工艺的关键尺寸小于60nm时晶片边缘开始出现DINU的失效,当氧化层厚度小于850?时同样有晶片边缘DINU失效的风险。另外,钨刻蚀工艺后在晶片表面存在钨残留会导致一定的产品良率损失。而在整段钨刻蚀工艺流程中,硅沟槽的湿法刻蚀、金属钨沉积和钨的研磨步骤皆会对钨刻蚀后的关键尺寸造成影响,氧化层沉积厚度会对钨刻蚀后氧化层厚度造成接近1:1的影响。量产过程中主要的良率损失均来源于关键尺寸小于60nm后的DINU失效。

金属硬掩模一体化刻蚀过程中聚合物累积效应的研究及优化方法

阐述在诸多的双大马士革结构刻蚀工艺中,金属硬质掩模一体化刻蚀工艺是迄今为止最为先进的工艺,既能解决传统工艺中所固有的低介电层顶部圆滑化,沟槽间的低介电层厚度变薄,又能解决侧壁角度变小等问题。但是金属掩模层的导入会带来更多更复杂的反应副产物,这些副产物的累积会带来更多的工艺不稳定性。探讨55nm金属硬质掩模一体化刻蚀工艺中的聚合物累积效应,提出改善方法,从而进一步提高刻蚀工艺的稳定性。