AES密码算法的结构优化与实现

对AES密码算法的结构进行了优化,并应用0.6μmCMOS工艺实现了AES加密/解密芯片。使用Ver-ilogHDL进行算法建模,采用自动综合技术完成版图设计。芯片支持加密/解密模式及所有3种密钥长度。已完成流片,测试的最高时钟频率为20MHz,128位、192位和256位密钥时的数据吞吐率分别可达49.2Mbps、41.3Mbps和35.6Mbps。

两种大素数搜索方法的分析与比较

分析比较了两种大素数的搜索方法:随机搜索法和随机递增搜索法,理论分析和仿真结果均表明,随机递增搜索法优于随机搜索法。

智能IC卡RSA密钥生成研究

针对在智能IC卡中生成RSA密钥时所面临的实际问题 ,分析比较了各种可能的实现方案 ,给出了最优的方案选择。测试结果表明 ,与目前国外同类RSA智能IC卡相比 ,其生成RSA密钥的时间较短。

一种基于混沌的随机数发生器设计及其IC实现

在密码学、仿真学以及集成电路测试等许多领域 ,随机数起着重要的作用。在密码学中 ,通常要求所使用的随机数具有不可预测性。基于混沌现象 ,使用开关电容技术 ,用集成电路实现了一种硬件随机数发生器。测试结果表明 ,其产生的序列具有不可预测性 ,可以满足密码学的应用要求。

一种高稳定性的随机数产生方法

利用混沌系统对初值的极端敏感性 ,可以产生高性能的随机数。 Leon等提出的基于混沌现象的随机数产生方法 ,易于实现 ,随机性好 ,但存在不稳定现象。实际电路实现时 ,由于各种噪声的干扰和器件失配的影响 ,容易导致输出落入不稳定区域。改进的方法修正了系统在原不稳定区域的映射关系 ,使叠代点由于干扰落在原系统的不稳定区域时 ,能迅速返回稳定区域。用该方法产生的随机序列通过了美国国家技术标准局 ( NIST)在FIPS PUB1 4 0 -1中对加密模块要求进行的 Monobit,Poker和 Runs测试 ,并已应用于国产某款智能 IC卡中。

用九天EDA软件培养集成电路设计人才的探索与实践

介绍了中国华大的九天 EDA软件系统的构成与设计流程 ,以及在大学本科相关专业中开展集成电路设计的教学实践。实践表明经培训后的学生集成电路设计能力明显增强 ,能较快地适应实际的设计工作 。

非接触式导线断头探测集成电路研究与设计

针对工程中确定导线断头位置的普遍需要和实际存在的困难 ,基于感应原理 ,设计了专用集成电路 ,研制成功了非接触式导线断头探测器。同时 ,该集成电路还可用于非接触式交流电压探测。

0.6μm CMOS雷达天线专用控制芯片设计

雷达系统中天线控制电路完成上位机的初始化和扫描角度控制 ,要求具有高可靠性和低静态电流 ,用专用集成电路进行设计具有明显优势。采用 Verilog HDL 语言描述了系统的逻辑功能 ,超前进位结构的加 /减法器提高了电路的工作速度。利用 0 .6 μm CMOS工艺完成了天线控制电路的物理实现 ,芯片面积为 1.6 95 mm× 1.6 31m m。

高速基2FFT处理器的结构设计与FPGA实现

本文研究了采用AISC来实现高速实时基2FFT处理器的设计方案。在实现中采用了单基2定点内核,设计了防溢出控制结构,在不增加系统延时的基础上,提高了运算精度。设计了对称乒乓RAM结构,在保证蝶形运算核的占用率的条件下,提高了该FFT处理器的连续运算能力。将RAM集成在FFT处理器内部,提高了使用的灵活性。本文所设计的FFT具有可配置特性,可根据需要计算2的幂次方的FFT。256点的FFT运算只需1072个时钟周期,在VertexII-xc2v1000上综合实现,频率可达112.007MHz,完成整个256点的FFT运算仅需9.57μs。

基于遗传蚁群算法的片上网络映射研究

基于2DMesh结构的片上网络在设计之初就要考虑模块映射问题,以满足通信功耗的约束。提出一种基于遗传蚁群映射算法的方法解决片上网络设计中通信功耗最小化问题。该算法针对标准蚁群算法易于出现早熟停滞等缺陷,引入轮盘赌选择机制及染色体杂交等手段,使映射功耗函数快速收敛,达到良好的全局寻优效果。

新型热释电材料及其在红外探测器中的应用

以(1-x)Pb(Mg1/3Nb2/3)O3-xPbTiO3{PMNT[(1-x)/x]}为代表的大尺寸、高质量弛豫铁电单晶具有非常高的热释电系数、探测优值和较低的热扩散系数,其综合热释电性能远优于传统的热释电材料。概述了PMNT[(1-x)/x]单晶、掺锰PMNT(74/26)单晶和0.42Pb(In1/2Nb1/2)O3-0.3Pb(Mg1/3Nb2/3)O3-0.28PbTiO3[PIMNT(42/30/28)]单晶的介电性能、铁电性能和热释电性能。掺杂后PMNT(74/26)单晶的介电损耗降低到0.000 5,探测优值提高到40.2×10-5 Pa-1/2,是目前所有三方四方相变温度(TRT)高于90°C的本征热释电材料中最高的。高居里温度PIMNT(42/30/28)单晶的TRT达到152°C,且具有较高的探测优值(10.2×10-5 Pa-1/2),将在更宽温度范围内得到广泛的应用。制作了基于掺锰PMNT(74/26)单晶的单元探头,其比探测率D*达到1.07×109 cmHz1/2W-1,是目前商用LiTaO3探测器的两倍,器件性能满足实用要求。

金红石型纳米TiO2的液相激光烧蚀合成

利用浸入聚乙烯基吡咯烷酮(PVP)水溶液中的金属钛片为靶材,采用1064nm红外脉冲激光进行液相激光烧蚀制备了金红石型纳米TiO2。应用XRD、TEM、HRTEM和Raman对产物进行表征,并对其形成机理进行了探讨。结果表明:金红石型纳米TiO2可通过液相激光烧蚀法在室温下一步合成,颗粒平均粒径约50nm,尺寸分布比较窄,分散性较好。脉冲激光诱导的瞬间等离子体可能是金红石型纳米TiO2形成的主要原因。

脉冲式电容器老练仪研制

文章介绍了一种采用脉冲方式对电容器进行老练的仪器的研制。采用该设备可提高工厂电容器的生产效率。

基于小波变换的PMN-PT红外传感器读出信号降噪处理

由于弛豫铁电单晶(PMN-PT)优异的压电效应和热释电效应,使得它对外界的干扰更加敏感,制成传感器后会比In-GaAs等材料产生更多的噪声。针对PMN-PT红外传感器读出信号中的白噪声、1/f噪声及其他一些噪声的产生机理、特点进行了分析与研究,利用计算机仿真出了带有白噪声和1/f噪声、信噪比为0dB左右的读出信号模型。采用db4正交小波基对读出信号进行分解,并使用改进的阈值对小波细节系数进行处理,达到降噪的目的。使用FPGA实现了对实测信号的小波去噪,结果表明,降噪后信噪比提高了15dB,提高了红外传感器的性能。

定点符号高速乘法器的设计与FPGA实现

文章系统地研究了符号定点高速乘法器的实现算法和结构,采用了修正布斯算法,华莱士压缩树,4:2压缩器,伪4:2压缩器以及平方根求和结构。采用VerilogHDL实现了整个乘法器,在单个时钟周期完成一次16位的符号数乘法。为了验证该乘法器的性能,在VertexII-xc2v1000实现了该乘法器,频率可达62.27MHz。每秒钟可完成6227万次16位的符号乘法。

新型流水线ADC的设计与分析

设计和分析了一种新型的流水线式模数转换器。电路设计主要包括一种开关采样差分折叠式共源共栅增益级、两个时钟控制动态比较器组成的两位模数转换器、两位数模转换器。由于采用了电容下极板采样、全差分和开关栅电压自举,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了模数转换器的线性度、信噪比、转换精度和速度。该转换器的设计是在0.6μm CMOS工艺下实现,转换器在采样频率为5MHz、信号频率为500kHz时功耗为70mW;SFDR为80 dB。

电子收费系统车载单元LLC子层研究

采用通用微控制器实现电子收费(ETC)专用短程通信的逻辑链路控制(LLC)子层时存在功耗大、速度慢等缺点。针对该问题,通过研究ETC系统中车载单元LLC子层协议的工作原理,提出以专用逻辑电路实现LLC子层的功能,给出2种类型服务在该层的状态转换方式。利用Verilog HDL在FPGA上实现该层的功能,结果证明了该方法的有效性。

液相激光烧蚀法制备纳米材料的研究进展

液相激光烧蚀方法,主要是利用激光与液态介质相互作用、产生局域高温高压非平衡过程而获得纳米材料的方法,能够有效合成常规手段无法合成的新型纳米材料。阐述了液相激光烧蚀法(包括非反应性液相激光烧蚀和反应性液相激光烧蚀)制备纳米材料的基本原理和国内外研究现状,并指出这一领域存在的主要问题与发展方向。

CMOS环型压控振荡器的设计

设计和分析了一种高稳定度、低噪声的CMOS环型压控振荡器。该电路具有较低的压控增益,较好的线性范围,较低的相位噪声。应用复制偏置电路,对差分环型压控振荡器的控制电压进行复制,通过对压控振荡器相位噪声的计算和分析,以提高对环型压控振荡器电源电压噪声和衬底噪声的抑制。该设计和分析是基于上华0.5μmCMOS工艺,当控制电压从1～3V变化时,相应的振荡频率为100～500MHz;在偏离中心频率1kHz、10kHz、100kHz和1MHz频率处得到的相位噪声分别为?50dBc/Hz、?75dBc/Hz、?98dBc/Hz和?120dBc/Hz。

单片UHF RFID阅读器中VCO及其预分频器设计

提出了一种应用于860～960MHz UHF波段单片射频识别(RFID)阅读器的低相位噪声CMOS压控振荡器(VCO)及其预分频电路。VCO采用LC互补交叉耦合结构,利用对称滤波技术改善相位噪声性能,预分频电路采用注入锁定技术,用环形振荡结构获得了较宽的频率锁定范围。电路采用UMC0.18μm CMOS工艺实现,测试结果表明:VCO输出信号频率范围为1.283～2.557GHz,预分频电路的频率锁定范围为66.35%,输出四相正交信号。芯片面积约为1mm×1mm,当PLL输出信号频率为895.5MHz时,测得其相位噪声为-132.25dBc/Hz@3MHz,电源电压3.3V时,电路消耗总电流为8mA。