用全自对准方法制作超低导通电阻的功率MOS FET

本文论证了用全自对准加工方法制作超低导通电阻的功率MOSFET。新方法的特点是大部分工艺步骤,例如:沟道形式,栅的确定,和开接触孔等,通过一次光刻步骤来进行。这就容许封装密度显著增加,从而使得沟道电阻减小。 用4微米间距版图方案的新加工方法已经实现了单位面积为50cm/mm^2的棚宽,此值比常规VDMOSFET至少大四倍。实验制作器件的总栅宽在3.8mm×4.0mm芯片内为480cm,导通电阻为9mΩ,击穿电压为30V,导通电阻与面积的乘积为137mΩ·mm^2,是截至目前为止报导的最小值。