一种高PSRR高稳定性的LDO设计

提出了一种高PSRR高稳定性的低压差线性稳压器(Low Dropout Linear Regular,LDO),该LDO设计了高精度的带隙基准电路和误差放大器,并利用前馈纹波消除技术设计了电源抑制比增强模块,有效提高了电路中高频的电源抑制比(Power Supply Rejection Ratio,PSRR)。基于CSMC 0.18μm工艺对提出的LDO电路进行仿真验证,芯片面积为150μm×131μm。该LDO在4.5 V~5.5 V的输入电压范围下,稳定输出不受温度影响的2.5 V电压;于1 mA轻负载下,电源抑制比在低频处为-103.3 dB,在1 MHz处超过-60 dB。当输出电容为2.2μF时,LDO电路轻载下相位裕度为58.3°,重载下相位裕度为64.1°,具有良好的系统稳定性。

“人工电子耳蜗电路”测试码生成程序

1 引言 “人工电子耳蜗电路”是通过电脉冲信号的刺激,帮助耳聋者听到正常声音的器件。电路芯片流片成功之后,需要进行功能测试,测试码可由“硬件”方法产生,也可由软件方法生成。本文介绍采用软件生成人工电子耳蜗电路测试码的方法。 2

18位过采样∑△A／D变换器设计

本文介绍１８位精度音频（带宽２０ｋＨｚ）过采样∑△Ａ／Ｄ变换器．文中根据精度、阶数和过采样比关系，设计了４阶２－２结构∑△面调制器，在设计梳状抽频滤波器和波数字滤波器时分别应用了模数定理和硬件复用技术．在１．２μｍＣＭＯＳ工艺设计完成后，电路的结构和精度通过ＥＬＤＯ模拟器和Ｃ模拟器得到了验证．

过采样Σ-ΔA/D转换器

对过采样Σ－ΔＡ／Ｄ转换器作了全面的描述。介绍了Σ－ΔＡ／Ｄ转换器的工作原理，着重推导了转换器中调制器阶数、过采样比和精度的关系，指出了调制器稳定工作的条件。最后，以１８位Σ－ΔＡ／Ｄ转换器的调制器设计为例，详细阐述了Σ－Δ转换器的设计过程，并给出了实验结果。

多道电子耳蜗接收刺激器专用集成电路

采用全定制和半定制相结合的方法，设计了一种多通道电子耳蜗接收刺激器专用芯片，它主要包括数据接收器、信号译码电路、控制信号产生器、电源监测器、错误检测器、可编程电流源和输出开关网络。具有两种刺激模式、２５６级输出电流和２２个电极输出。整个模拟、数字电路在标准３μｍＣＭＯＳＰ阱工艺上制备。芯片面积为１２．５ｍｍ２。

数字视频接口技术

新型数字视频接口技术包括DVI1.0的接口技术以及显示相关的DDC、EDID等VESA协议标准。并分析了转换最小差分信号(TMDS)工作原理、DVI接口连接器、VESA的即插即用标准和显示数据通道(DDC)、以及高宽带数字内容保护规范(HDCP)。

一种高共模抑制比轨到轨全差分运算放大器

针对传统全差分运算放大器电路存在输入输出摆幅小和共模抑制比低的问题,提出了一种高共模抑制比轨到轨全差分运算放大器电路。电路的输入级采用基于电流补偿技术的互补差分输入对,实现较大的输入信号摆幅;中间级采用折叠式共源共栅结构,获得较大的增益和输出摆幅;输出级采用共模反馈环路控制的A类输出结构,同时对共模反馈环路进行密勒补偿,提高电路的共模抑制比和环路稳定性。提出的全差分运算放大器电路基于中芯国际(SMIC)0.13μm CMOS工艺设计,结果表明,该电路在3.3 V供电电压下,负载电容为5 pF时,可实现轨到轨的输入输出信号摆幅;当输入共模电平为1.65 V时,直流增益为108.9 dB,相位裕度为77.5°,单位增益带宽为12.71 MHz;共模反馈环路增益为97.7 dB,相位裕度为71.3°;共模抑制比为237.7 dB,电源抑制比为209.6 dB,等效输入参考噪声为37.9 nV/Hz^(1/2)@100 kHz。

恒跨导轨对轨带有连续时间共模反馈的FDA设计

提出了一种恒跨导输入输出轨对轨带有连续时间共模反馈的全差分运算放大器。输入级互补差分对采用交叉导通实现输入总跨导在整个共模输入范围内保持恒定;中间级采用折叠共源共栅结构实现高增益和满摆幅。同时设计了一种连续时间共模反馈电路搭配A类输出结构,使FDA能够在大摆幅和高阻抗的系统下工作。基于SMIC 0.18μm工艺对设计的FDA进行仿真验证与版图绘制,该电路在电源电压3.3 V,负载电容5 pF时,直流增益92.2 dB,单位增益带宽5.55 MHz,输入输出轨到轨范围接近100%,输入级跨导变化率仅4.53%,建立时间分别为218和195.7 ns,其对应的压摆率分别为15和16.7 V/μs。

数字视频接口

介绍了新型数字视频接口的发展背景和技术优势,分析了DVI1.0的接口技术以及显示相关的DDC、EDID等VESA协议标准,并且简要介绍了HDCP。

一种高阶1 bit插入式∑-Δ调制器的设计

介绍了插入式∑-△A／DC调制器的设计过程,并给出了调制器行为级SIMULINK模型,通过对调制器系统级仿真可以确定调制器的信噪比、增益因子等参数,为其电路设计提供依据。设计了一个4阶调制器,仿真结果显示在128的过采样比、输入信号相对幅度-6 dB的条件下,可获得110 dB的信噪比,达到18 bit的分辨率。

一种宽负载高效率Buck转换器设计

本文提出了一种双模式调制技术,以提高宽负载范围内降压型DC-DC转换器的转换效率。采用自适应导通时间电路(AOT)和斜坡信号VRAMP产生电路来维持转换器连续导通时间(CCM)工作模式下开关频率基本稳定;利用过零检测电路来检测电感电流,当电感电流过零时,能及时关断续流管,降低开关损耗,进一步提升轻载转换效率。该DC-DC基于SMIC 0.18 um BCD工艺进行电路仿真验证,该电路可在0~3A宽负载范围内正常工作,在输入电压3~5V范围内,PFM模式下输出电压纹波小于5.2mV,1m A负载下转换效率为87.37%。在PWM模式下输出电压纹波小于2.8mV,3A负载下最低转换效率为84.24%。峰值效率可达94.91%,全负载范围内转换效率大于84%。

一种瞬态增强的无片外电容LDO设计

基于SMIC 0.18 um BCD工艺,采用自适应功率管技术和直接电压尖峰检测技术,设计了一种瞬态响应增强的无片外电容低压差线性稳压器。瞬态增强电路采用对称的频率补偿网络提高功率管瞬时摆率,抑制下冲;采用PMOS管组成的电荷泄放通路减小系统瞬时输出阻抗,抑制上冲。仿真结果显示:输入电压为3.5~4.5 V、漏失电压为100 mV时,系统最大输出电流为100 mA;线性调整率为0.04 mV/V,负载调整率为7.33 mV/A。负载电流在0~100 mA@1 us跳变时,上冲、下冲电压小于130 mV,建立时间小于1 us。

一种分辨率为9位的高速CMOS比较器

一种高速ＣＭＯＳ比较器，采用二级正反馈结构和一级推挽输出结构，通过优化传输速度和增益，在３μｍ工艺中，模拟表明它的最小分辨率±ＬＳＢ为±４．９ｍＶ，输入动态范围为±２．５Ｖ（±２．５Ｖ电源电压），相应于９位比较精度，而工作频率达３０ＭＨｚ．用单层金属、双层多晶硅ＣＭＯＳ工艺实现，版图面积为２９５μｍ×２６６μｍ，功耗９．７２ｍＷ．

DMB-T传输系统中扩频码快速捕获研究

讨论了DMB-T传输系统中基于匹配滤波器的扩频码快速捕获算法,针对传统匹配滤波器占用硬件资源大的缺点,提出了一种新的多停顿捕获方案。新方案在匹配滤波器结构和算法上进行了优化,在原有硬件规模的基础上扩充了系统的捕获验证功能,降低了虚警概率,缩短了捕获时间。结合同步捕获系统框图分析了各个模块的功能和实现方法,并通过Modelsim仿真和FPGA硬件平台测试,验证了方案的可行性和先进性。