期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
一种改善三栅分栅快闪存储器耐久性能的方法
1
作者 曹子贵 戴敏洁 +3 位作者 高超 黄浩 王卉 程凯 《半导体技术》 CAS CSCD 北大核心 2015年第10期759-763,774,共6页
基于三栅分栅闪存在擦除操作F-N隧穿停止时界面电场恒定的特性,提出一种动态擦除电压模型,该模型基于稳定循环操作后浮栅电位的理念,通过实时可监测的浮栅电位值来动态调节闪存器件擦除操作的工作电压,提升了三栅分栅闪存器件的耐久特... 基于三栅分栅闪存在擦除操作F-N隧穿停止时界面电场恒定的特性,提出一种动态擦除电压模型,该模型基于稳定循环操作后浮栅电位的理念,通过实时可监测的浮栅电位值来动态调节闪存器件擦除操作的工作电压,提升了三栅分栅闪存器件的耐久特性。从实际监测数据可以看出,为保持稳定的浮栅电位,浮栅擦除操作电压随着编程/擦除循环次数先快速增加,并在循环10 000次后逐渐趋于饱和。相对于传统的恒擦除电压方式,通过这种新的动态擦除电压方式,器件在经过100 000次循环编程/擦除后阈值电压的漂移从原始1.2 V降低为小于0.4 V,优化了器件耐久性的工作窗口约0.8 V。 展开更多
关键词 闪存储器 三栅分栅 F-N隧穿 耐久性 动态 擦除电压
下载PDF
0.13微米嵌入式自对准分栅闪存技术与工艺开发
2
作者 孔蔚然 李冰寒 +5 位作者 肖军 钱亮 江红 杨光军 曹子贵 高超 《中国科技奖励》 2015年第6期67-67,共1页
为打破国外技术垄断,该项目作为”极大规模集成电路制造装备及成套工艺”国家科技重大专项立项项目之一,提出了开发0.13微米嵌入式闪存技术,发展国产SIM卡产业的方案。项目主要开发了0.13微米多个技术节点的嵌入式自对准分栅闪存... 为打破国外技术垄断,该项目作为”极大规模集成电路制造装备及成套工艺”国家科技重大专项立项项目之一,提出了开发0.13微米嵌入式闪存技术,发展国产SIM卡产业的方案。项目主要开发了0.13微米多个技术节点的嵌入式自对准分栅闪存技术与工艺,包括多代不断微缩的闪存和标准逻辑器件,并将两者完美结合。同时实现嵌入式产品的高可靠性。该项目在器件结构、器件工艺、芯片设计、电路设计、产品可靠性等方面实现了全方位创新,已获53项专利授权。 展开更多
关键词 嵌入式产品 工艺开发 闪存技术 自对准 微米 大规模集成电路 标准逻辑器件 产品可靠性
下载PDF
一种新的调节分栅闪存存储器擦除能力的方法
3
作者 康军 曹子贵 《集成电路应用》 2021年第4期12-13,共2页
基于分栅闪存存储器的擦除能力是评估其单元性能的关键参数,阐述现有制程调节分栅闪存存储器擦除能力的方法。提供一种新的方法通过控制侧壁氧化物的剩余厚度来调节分栅快闪存储器擦除能力,并讨论其优势所在。
关键词 闪存存储器 环绕氧化物 分栅单元 擦除能力
下载PDF
一种改善分栅快闪存储器擦除能力的方法
4
作者 康军 曹子贵 《集成电路应用》 2016年第9期32-35,共4页
研究分栅快闪存储器弱擦除失效的机理,提出一种利用湿法刻蚀来调整浮栅侧墙氧化物的高度和宽度的工艺方法,该方法可以有效的调整浮栅尖端的高度和获得最优化的浮栅尖端形状,从而实现最优化字线与浮栅的耦合比率及增强擦除时浮栅尖端附... 研究分栅快闪存储器弱擦除失效的机理,提出一种利用湿法刻蚀来调整浮栅侧墙氧化物的高度和宽度的工艺方法,该方法可以有效的调整浮栅尖端的高度和获得最优化的浮栅尖端形状,从而实现最优化字线与浮栅的耦合比率及增强擦除时浮栅尖端附近的电场的目的。通过对不同湿法刻蚀条件下晶片良率/耐久特性进行对比,我们发现减少40%湿法刻蚀时间的晶片具有更低的弱擦除失效率和更大的耐久性工作窗口。 展开更多
关键词 弱擦除 湿法刻蚀 浮栅尖端 浮栅侧墙
下载PDF
Characterization of the triple-gate flash memory endurance degradation mechanism 被引量:1
5
作者 曹子贵 孙凌 李嘉秩 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2009年第1期19-22,共4页
Write/erase degradation after endurance cycling due to electron trapping events in triple-gate flash memory have been detected and analyzed using a UV erasure method. Different from the commonly degradation phenomenon... Write/erase degradation after endurance cycling due to electron trapping events in triple-gate flash memory have been detected and analyzed using a UV erasure method. Different from the commonly degradation phenomenon, write-induced electron trapping in the floating gate oxide, electron trapping in tunneling oxide is observed in triple-gate flash memory. Further, the degradation due to single-electron locally trapping/de-trapping in hornshaped SuperFlash does not occur in the triple-gate flash cell This is because of planar poly-to-poly erasing in the triple-gate flash cell instead of tip erasing in the horn-shaped SuperFlash cell Moreover, by TCAD simulation, the trap location is identified and the magnitude of its density is quantified roughly. 展开更多
关键词 Fowler-Nordheim tunneling ENDURANCE TRAPS UV erasure
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部