一种减小正码速调整等候抖动的新方法

本文提出一种能够明显减小正码速调整等候抖动的新方法——分离塞入比法。采用此方法的超大规模专用集成电路已在日本制成。本文简介这种方法提出的背景、原理、实验结果及应用特点。

单芯片MSTP系统

迅速发展的城域网多业务传送平台(M STP)依托于SD H技术,大量应用需要经济的解决方案。方法是采用单芯片的M STP系统将相关通信新技术、新协议进行高度集成,开发成专用芯片。单芯片M XM STP-8可在SD H STM-1等级上提供可扩展的M STP解决方案,从而实现完善的管理以及电信与计算机数据的融合传输。

基于虚拟化的网络创新实验环境研究

研究者针对未来网络创新研究而提出的各种创新性解决方案,需要在大规模真实网络实验环境中测试、验证.现有互联网无法支持基于后IP新型体系结构的创新实验,因此需要构建全面支持未来网络创新研究的实验环境.清华大学TUNIE平台,基于虚拟化技术,是拥有自主知识产权的未来网络创新实验环境.本文介绍网络创新实验环境的相关研究、关键技术,以及TUNIE设计目标、关键技术实现方案、平台部署情况等.目前,TUNIE平台已实现初步部署,应用于教学和科研中,并且承载一些网络创新实验.

基于云计算的网络创新实验平台

传统网络实验平台通过直接物理设施或层叠网构建,但这类构建方案无法同时保障较高的物理资源利用率和实验网络链路质量。为此,提出一种基于云计算平台和虚拟化技术的网络创新实验平台设计方案,并给出其原型系统TUNIE的实现。应用结果表明,TUNIE在设计实现上能兼顾功能支持的灵活性与使用的便捷性,而且提供高性能的网络链路和具有良好网络隔离的多用户并发运行环境。

基于分类的软件定义网络流表更新一致性方案

软件定义网络是近年来的研究热点,流表更新问题则是其中的一个重要问题。该文提出基于分类的流表更新一致性方案,在保证更新一致性的同时,具有通用性强、有效减轻控制负载等特点。文中引入逻辑证明来验证所提方案能够保证流表更新一致性。多个场景的仿真结果显示,与相关研究相比,该文方案有更好的通用性,更新时间基本一致,能有效降低控制负载。

10G以太网系统中的并行CRC编解码器的设计

为了解决10G以太网接入系统中大规模并行CRC编码器的设计问题,提出了矩阵法、代入法、流水线法等三种设计方法。以此为基础,给出了10G以太网接入系统中CRC编码器的实现方案。具体计算表明,在10G以太网接入系统中采用直接并行的CRC编码器是可行的。直接并行设计的CRC编码器已经通过了EDA模拟,并成功地应用于10G以太网接入系统中。

弹性协议可定制的网络数据平面结构及其映射算法

随着网络功能的不断扩展,新型网络协议的不断涌现,这些协议中的数据包具有新的格式定义,需要网络设备能够支持相应的解析和查找。软件定义网络(Software Defined Networking,SDN)基于流表的转发设计使得网络的创新变得简单,但是仍然难以支持任意协议的可编程解析和处理。该文联合考虑数据包的解析和查找过程,提出一种支持协议弹性定制的数据包查找硬件结构,通过比特粒度的解析和基于元操作的查找过程,使得任意协议能够在硬件结构上得到处理;此外,该文针对所提硬件结构提出一种基于多叉树的映射算法,将用户定制协议映射到硬件处理流水线和查找表中。通过实际的FPGA部署验证了所提结构能够支持多种协议的灵活定制,在硬件中的处理速度可以达到390 Gbps,与已有方案相比,其硬件资源利用率有明显降低。该结构对未来的软件定义网络的数据平面设计有重要的意义。

IP网可测可控可管的研究现状和若干重要发展趋势

介绍了IP网可测量、可管理、可控制方面的国际重大科学研究计划项目,叙述了IP网在可测量、可管理、可控制等方面的研究现状,给出了若干重要发展方向:网络测量、网络管理、IP网和光网络的综合控制。基于以上若干重要发展方向的分析,提出了一个新的IP网可测量、可管理、可控制问题的研究方法,该研究方法将IP网和IP网所在的环境作为一个整体进行研究,并给出了2类边界条件:关于IP网和应用(业务)关系的边界条件,关于IP网和下层光承载网关系的边界条件。

SDH自愈环生存性定量分析

本文首先提出了网络生存性指标的概念 ,并对基于SDH自愈环拓扑结构的网络在灾害条件下的网络生存性进行了定量研究 .文中分析了不同的业务分布条件对网络生存性指标的影响 ,以及灾害强度和网络生存性的关系 .

基于三级存储阵列缓存高速数据包及性能分析

高速网络设备一般需要大容量高速数据包存储器来缓存收到的数据包.但以目前的存储器工艺水平很难实现这样的存储器,从而限制了整个网络的发展.提出一种新型的三级存储阵列结构可以成功解决数据包存储器的容量和带宽问题,理论上可以实现任意高速数据包的缓存.使用“最关键队列优先”算法完成对三级存储阵列的管理,证明了使用该算法能够保证数据包的无时延调度输出,并且其所需的系统规模最小,同时推导出系统规模的上、下限.最后给出三级存储阵列的一种可实现方案,从而使该结构易于硬件实现.

改进的两阶段虚拟网映射算法

在两阶段虚拟网映射算法的基础上,将映射时物理节点的地理位置约束纳入考虑,并修改节点可重复映射算法,提出一种结合节点资源迁移和链路分割思想的改进算法。仿真结果表明,与原算法相比,改进算法的虚拟网映射成功率可提高10%左右,物理网络的长期平均收益约提高15%,收益成本比约提高12%。

基于可编程硬件的虚拟路由器数据平面设计与实现

未来网络体系结构创新和验证亟需建设虚拟化网络实验平台,虚拟路由器作为其中的核心组网设备,其结构和性能决定了实验平台的灵活性和承载能力.本文提出基于并行流水线的虚拟路由器数据平面结构,结合并行包分类和异步多指针轮询调度机制,在同一物理底层上实现了多个相互隔离的并行异构路由器.本设计在可编程硬件上进行了原型实现,并结合商用及软件路由器在真实的网络环境中部署、测试与实验.实验结果表明与传统单流水线结构相比,本设计能以更高灵活性和并行性支持异构的路由器实例独立运行;在逻辑资源开销和延时特性未显著增加的情况下,并行虚拟路由器可以达到与硬件可比的线速转发能力.

线性和非线性寄存器系统的并行化技术

并行化技术可降低电路工作速率、延时和功耗 ,广泛应用于通信处理中 .对线性寄存器系统 ,通过对系统状态方程和输出方程的讨论提出一般性的 (1,N)并行化方法 ,其对任意并行路数N均有统一计算方法 ;并对某些情况下的 (M ,N)并行提出一种新实现方法 .对非线性寄存器系统 ,给出其定义 ,对其状态转移进行线性化 ,提出线性化矩阵法的并行方法 ;并对其特例———非线性移位寄存器的并行化提出推广延时因子法 .

一种基于动态配额的虚拟网带宽公平调度算法

网络虚拟化被广泛用于网络实验平台和数据中心等场景中。作为虚拟化网络中的核心组网设备,虚拟路由器可以在同一物理底层上构建多个虚拟路由器实例来承载多个虚拟网。其核心调度问题在于如何根据不同虚拟网对带宽的不同需求,将网络数据包调度到不同的实例中。该文针对该问题对虚拟化场景下的队列调度问题进行建模,提出了基于动态配额的队列调度算法,与mi DRR等算法相比,该文算法在虚拟网带宽分配的有效性和公平性上有明显优势。

异步FIFO的VHDL设计

给出了一种利用格雷码对地址编码的异步FIFO的实现方法，并给出了VHDL程序，以解决异步读写时钟引起的问题。

基于连续性判别的并行帧同步系统

目前关于并行帧同步方案的研究大多是针对某种具体应用的,结论缺乏一般性.同时一些新出现的帧同步问题(如10G以太网中66B码的帧同步)具有一些新特点.本文提出了一种新的并行帧同步系统构成模式MCSCI,它采用连续性判别的方法进行同步码位搜索.当将MCSCI用于66B码帧同步时,和现有模式相比以较小的面积开销获得了最佳性能.本文在理论分析和计算机仿真的基础上,研究了一系列典型参数下新旧并行帧同步系统的性能,结果表明MCSCI具有广泛的应用前景.

SDRAM接口的VHDL设计

ＳＤＲＡＭ以其高速和大容量的优点获得了极大的应用，但是其接口与目前广泛应用的微处理器系统不兼容，介绍了用 ＶＨＤＬ语言实现的 ＳＤＲＡＭ与 ＲＡＭ之间的接口控制电路，从而将ＳＤＲＡＭ应用到微处理器系统中。

帧同步扰码器的并行化技术

在同步数字系列（ＳＤＨ）的集成系统中，需要用到并行扰码技术。本文提出了一种扩展矩阵的方法，使传统的矩阵法可以用来实现任意路数的并行扰码器。本文还提出了一种新的实现并行扰码的方法──延时因子法。由此实现的ＳＤＨ８路并行扰码器已被用于专用集成电路中。