基于极化码DJSCC的Fast-SSC译码及FPGA实现

针对基于极化码的分布式联合信源信道编码(Distributed Joint Source-Channel Coding,DJSCC)译码端复杂度高、吞吐率低的问题,提出了一种适用于基于极化码的DJSCC框架的快速简化串行抵消(Fast Simplified Successive Cancellation,Fast-SSC)译码方案,最后设计了对应的现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)实现方案。根据极化码冻结位与信息位的分布,将其码字划分成4种子码,译码方式可从逐个比特译码转为对每个子码并行译码,从而减少在树形SC译码器上的迭代层数。仿真结果表明,相较于在同等硬件框架下的串行抵消(Successive Cancellation,SC)译码算法,该算法可在几乎不损失误码率(Bit Error Rate,BER)性能的前提下,有效减少译码的迭代次数,从而提升译码的吞吐率。

基于任意码长极化码的分布式信源编码

针对分布式信源编码(Distributed Source Coding, DSC)中极化码码长受限带来的资源消耗大等问题,设计了一种基于任意码长极化码的DSC方案以减少码长冗余所带来的资源浪费。对待传输的信源序列选择合适的码长,将该码长分解为多个子码,信源分散放置于各子码之中进行系统极化码编码,在信道中只传输校验位,译码端利用信源相关性译码。在此基础上,利用打孔技术进行压缩。仿真实验结果表明,提出的DSC方案具有灵活构造任意码长极化码这一优势的同时,压缩性能更优于标准极化码以及多核方式构造的任意码长极化码。