增强工艺偏差容忍度的带隙基准电压源设计

随着CMOS工艺特征尺寸的减小,带隙基准电压源在制造过程中因器件失配和工艺波动易导致实际输出电压和目标值发生偏离,降低芯片成品率.为此提出将Pelgrom失配模型引入电路设计中,分别从器件参数、电路结构、版图布局三方面对亚微米级的电路进行工艺偏差优化.基于华润上华(CSMC)0.5μm工艺以及Hspice软件仿真,显示基准源输出电压为1.232 54V,偏差小于5mV.流片测试结果表明,应用此设计的三通道LED驱动控制芯片成品率达到96.8%,输出电流达到(18±0.5)mA的芯片占99.6%以上.

基于LUT实时图像矫正的行缓存优化

基于反向映射的图像矫正被广泛应用于解决光学镜头透视引起的非线性畸变失真问题,该方法将映射坐标固化在LUT内,避免了复杂的坐标计算,但需要大量行缓存储备图像数据用以执行反向映射.为了减少行缓存的使用,本文提出了一种基于读扩展的环形行缓存读写算法,利用行同步信号的消隐间隔扩展读周期,使读写指针循序错开,保证上下映射的空间.相比传统的以最大偏移作为行缓存的结构,改进的专用控制算法可以减少近一半的内存使用.本文中的实时图像矫正系统已经在FPGA上实现,实验结果表明所提出的读扩展行缓存算法显著地改善了内存的消耗,并且获得良好的实时图像矫正效果.

基于双位触发器的低功耗技术研究

随着工艺水平的不断发展以及集成电路的特征尺寸不断减小,目前集成电路已经跨入了超深亚微米的SOC设计阶段,芯片也朝着面积更小、性能更强、功耗更低的方向发展。由于手持设备不断更新换代以及对低功耗有着迫切的需求,关于低功耗的研究成果层出不穷。在后端设计流程中使用双位触发器已经成为目前一种降低时钟网络功耗的有效方法。在标准单元级别,由于双位触发器共用时钟资源,相比两个单位触发器少用了一对反相器。在物理实施阶段,由于双位触发器的使用导致时钟节点的减少,进一步减少时钟树综合阶段所用的缓冲器。这两方面都有效的减少了面积以及降低了功耗。本文将在设计流程中采用双位触发器的方案,并分析双位触发器使用对设计流程各个阶段的影响。

基于人眼视觉特性的平均分割PWM调光算法

针对传统LED显示屏人眼视觉效果不佳的问题,提出一种新颖的基于人眼视觉特性的脉宽调制平均分割算法,该算法引入适应人眼视觉特性的非线性校正,将整个PWM显示周期分为多个预设数量的显示子周期,将灰度数据分割为三个部分:最高位灰度数据、次高位灰度数据和低位灰度数据进行处理。通过仿真分析,结果表明与传统PWM对比,减少了灰度数据的高字位对灰度均匀性的影响,提高显示屏刷新率和图像逼真度,改善视觉效果;与普通的PWM倍频算法相比,改善了由于低字位开关切换次数较多,引起的低灰度显示效果不佳的问题,提高图像的层次感。